|
การออกแบบวงจรควบคุมแบบอสมวารโดยใช้แบบจำลองเอสดีไอ |
|---|---|
| รหัสดีโอไอ | |
| Title | การออกแบบวงจรควบคุมแบบอสมวารโดยใช้แบบจำลองเอสดีไอ |
| Creator | พิชยพัชยา ศรีคร้าม |
| Contributor | อาทิตย์ ทองทักษ์ |
| Publisher | จุฬาลงกรณ์มหาวิทยาลัย |
| Publication Year | 2558 |
| Keyword | วงจรอะซิงโครนัส, วงจรอะซิงโครนัส -- แบบจำลอง, การออกแบบวงจรอิเล็กทรอนิกส์, Asynchronous circuits, Asynchronous circuits -- Models and modelmaking, Electronic circuit design |
| Abstract | การออกแบบวงจรควบคุมอสมวารโดยใช้แบบจำลองเอสดีไอ ที่สามารถลดข้อจำกัดของแบบจำลองคิวดีไอ ในแง่ของการออกแบบที่เข้มงวดเกินไป เนื่องจากวงจรที่ออกแบบจำเป็นต้องมีสัญญาณหรือวงจรเพื่อตรวจสอบการเสร็จสิ้นของการเปลี่ยนแปลงระดับสัญญาณที่เกิดขึ้นทุกตัว ซึ่งทำให้วงจรที่ถูกสร้างขึ้นมาเกิดความซับซ้อนเกินความจำเป็น วิทยานิพนธ์ฉบับนี้เสนอวิธีการลดรูปกราฟการเปลี่ยนแปลงระดับสัญญาณภายใต้แบบจำลองเอสดีไอ เรียกว่า การลดรูปของแบบจำลองเอสดีไอ บนวัฎจักรเชิงเดียวโดยการปรับเปลี่ยนพฤติกรรมการเปลี่ยนแปลงสัญญาณที่เกิดขึ้นพร้อมกันบนกราฟการเปลี่ยนแปลงระดับสัญญาณที่พิจารณาแล้วว่าสามารถปรับเปลี่ยนเป็นการเปลี่ยนแปลงสัญญาณตามลำดับ จากการปรับเปลี่ยนพฤติกรรมของการเกิดขึ้นพร้อมกันของสัญญาณซึ่งสามารถลดเส้นทางการเปลี่ยนแปลงสัญญาณ บางเส้นทางที่ไม่จำเป็นของกราฟการเปลี่ยนแปลงระดับสัญญาณที่สามารถรักษาคุณสมบัติความปลอดภัย ,คุณสมบัติไลฟ์แนส , คุณสมบัติแสดงรหัสของสถานะในทางที่เป็นไปได้, คุณสมบัติความทนทาน และคุณสมบัติความสอดคล้องกัน จากผลการทดลองการออกแบบวงจรควบคุมอสมวารโดยใช้แบบจำลองเอสดีไอสามารถลดขนาดและความซับซ้อนของวงจร และผลจากการเปลี่ยนแปลงพฤติกรรมของกราฟการเปลี่ยนแปลงระดับสัญญาณไม่มีผลกระทบต่อการทำงานภายนอกของวงจร |
| URL Website | cuir.car.chula.ac.th |
