

รหัสโครงการ : MRG4680124

ชื่อโครงการ : การถอดรหัสแบบหลายสแตกโดยใช้มัลติโพรเซสเซอร์

ชื่อนักวิจัยและสถาบัน : ผศ.ดร. วีระสิทธิ์ อิ่มถวิล ผู้วิจัย

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยขอนแก่น

E-mail address : virasit@kku.ac.th

ระยะเวลาโครงการ : 1 กรกฎาคม 2546 ถึง 30 มิถุนายน 2548

วิธีการถอดรหัสแบบหลายสแตกเป็นวิธีการถอดรหัสแบบซีแควนเชียล เพื่อใช้สำหรับถอดรหัสสัญญาณที่มีการเข้ารหัสแบบคอนโวลูชัน หลักการของวิธีการถอดรหัสแบบหลายสแตก คือ สแตกจะถูกแบ่งออกเป็น 2 ส่วนใหญ่ๆ คือ สแตกหลักและสแตกรอง โดยที่มีสแตกหลักเพียงสแตกเดียวซึ่งมีขนาดใหญ่ และมีสแตกรองอีกหลายสแตกซึ่งมีขนาดเล็ก กลไกของการถอดรหัสจะเริ่มจากการทำงานบนสแตกหลักเช่นเดียวกับการถอดรหัสแบบสแตกเดี่ยว ในสถานะที่มีการรบกวนจากสัญญาณรบกวนมาก บางครั้งการถอดรหัสไม่สามารถสิ้นสุดได้ที่สแตกหลัก จำเป็นต้องย้ายโหนดบางส่วนมาทำงานในสแตกรอง จนกระทั่งการถอดรหัสสิ้นสุดลงในสแตกรอง แต่การสิ้นสุดในสแตกรอง ยังไม่ถือว่าเป็นการถอดรหัสที่มีความถูกต้องแม่นยำสูง เนื่องจากเส้นทางการถอดรหัสที่ได้อาจจะไม่ใช่เส้นทางที่ถูกต้อง ดังนั้นถ้าเวลาที่ตั้งไว้สำหรับการถอดรหัสยังไม่ถึงค่าลิมิต การถอดรหัสก็จะกลับมาดำเนินการที่สแตกหลัก เมื่อได้เส้นทางการถอดรหัสที่สแตกหลักก็จะนำเส้นทางนี้มาเปรียบเทียบกับเส้นทางเดิมที่ได้ และเลือกเส้นทางที่ดีกว่าเป็นเส้นทางการถอดรหัส อย่างไรก็ตามบางครั้งพบว่า การถอดรหัสมักจะถึงเวลาที่ตั้งไว้ก่อนที่จะกลับมาดำเนินการถอดรหัสในสแตกหลัก จึงทำให้ผลของการถอดรหัสมีประสิทธิภาพที่ไม่ดีนัก

งานวิจัยนี้เป็นการประยุกต์วิธีการถอดรหัสโดยใช้มัลติโพรเซสเซอร์ทำงานไปพร้อมๆกันในวิธีการถอดรหัสแบบหลายสแตก โดยการออกแบบการทำงานร่วมกันของมัลติโพรเซสเซอร์ที่เหมาะสมสามารถที่จะเลือกจำนวนของโพรเซสเซอร์ในการถอดรหัสได้ ผลการจำลองด้วยคอมพิวเตอร์ ปรากฏว่าวิธีการถอดรหัสแบบขนานโดยใช้มัลติโพรเซสเซอร์ในวิธีการถอดรหัสแบบหลายสแตก เพื่อถอดรหัสสัญญาณที่เข้ารหัสแบบคอนโวลูชันซึ่งมีค่าความยาวคอนสเตรนธ์สูง ให้ค่าอัตราความผิดพลาดบิดลดลงอย่างมาก กรณีศึกษาได้ทำการทดสอบที่จำนวนโพรเซสเซอร์เป็น 4 และ 16

**Project Code** : MRG4680124

**Project Title** : Multiprocessor-based Multiple Stack Algorithm

**Investigator** : Assistant Professor Dr. Virasit Imtawil

Department of Electrical Engineering,

Faculty of Engineering, Khon Kaen University

**E-mail Address** : virasit@kku.ac.th

**Project Period** : 1<sup>st</sup> July 2003 to 30<sup>th</sup> June 2005

The Multiple Stack Algorithm (MSA) is an algorithm for sequential decoding for convolutional codes. The main principle of the MSA is the stacks will be separated into 2 main groups; the main or primary stack and the secondary stacks or simply called sub-stacks. The main stack is made large and the sub-stacks are made small. The decoding starts in the main stack as the conventional single stack algorithm (SSA). Occasionally, in a very noisy case, the decoding is not done in the main stack, some top nodes will be transferred into a sub-stack. If the decoding is terminated in the sub-stack, the decoded path will be stored as a tentative decision. This tentative path may not be the correct path. If the computational limit is not reached, the decoding will be back to the main stack. The decoding then happens in the main stack again. If the decoding is terminated in the main (first) stack before the computational limit is reached, the new decoded path will be compared with the tentative path. The better one will be chosen the decoded path. However, it is often found that the decoding, in the noisy case, is terminated with the computational limit without being back to the main stack again. When this situation happens, the decoding error probability is usually very high.

In order to improve the error performance particularly in a very noisy block which requires excessive tree searches, a parallel decoding scheme for a multiple stack algorithm (MSA) is proposed in this paper. In this scheme, apart from the main decoder working on the main stack, a scalable set of multiple decoders working in parallel on their multiple stacks are incorporated. All the decoders are working almost independently with the help of the control processor, where the decoding process and the termination rules are outlined. Two cases, 4-processor MSA and 16-processor MSA, are employed as examples to investigate the performance of the proposed scheme. Comparing with the conventional MSA, extensive computer simulations show that the bit error probabilities (BER) are significantly improved.