

เจษฎา โลนะวิวัฒน์กุล : การควบคุมกำลังแบบใช้เงื่อนไขบังคับอันดับสองหลายบิตและการทำนายอัตราขยายขยายเชื่อมโยงด้วยวิธีสมการกำลังสองในระบบสื่อสารเคลื่อนที่เซลลูลาร์แบบซีดีเอ็มเอ (MULTI-BIT CONSTRAINED SECOND-ORDER POWER CONTROL AND QUADRATIC EQUATION LINK GAIN PREDICTION IN CDMA CELLULAR MOBILE COMMUNICATION SYSTEMS) อ. ที่ปรึกษา : รศ. ดร.วาทิต เภญจพลกุล, 112 หน้า. ISBN 974-03-0777-9.

วิทยานิพนธ์ฉบับนี้เสนอวิธีการควบคุมกำลังด้านขาขึ้น (Uplink) ในระบบสื่อสารเคลื่อนที่เซลลูลาร์แบบซีดีเอ็มเอ โดยนำวิธีการควบคุมกำลังแบบ Constrained Second-Order Power Control (CSOPC) ซึ่งเป็นวิธีการควบคุมกำลังเพื่อให้กำลังของสถานีเคลื่อนที่เข้าสู่ค่ากำลังที่ต้องการ (Desired Power) มาทำงานร่วมกับการทำนายค่าอัตราขยายขยายเชื่อมโยง (Link Gain) ด้วยวิธี Quadratic Equation Link Gain Prediction (วิธีการควบคุมกำลังที่เสนอวิธีที่ 1) และวิธี Recursive Least Square (วิธีการควบคุมกำลังที่เสนอวิธีที่ 2) ซึ่งการคำนวณจะกระทำที่สถานีฐานจากนั้นจึงส่งคำสั่งควบคุมกำลัง (Power Control Command, cmd) ที่ถูกสร้างด้วยบิตควบคุมกำลังจำนวนมากกว่า 1 บิต กลับมายังสถานีเคลื่อนที่ โดยจะเปรียบเทียบสมรรถนะวิธีการควบคุมกำลังที่เสนอทั้ง 2 วิธีกับวิธี CSOPC ที่ไม่มีการทำนายอัตราขยายขยายเชื่อมโยงและวิธี SIR-based Pulse-Code-Modulation (PCM) Power Control ซึ่งเป็นวิธีควบคุมกำลังซึ่งใช้บิตควบคุมกำลังมากกว่า 1 บิต เช่นเดียวกับวิธีที่เสนอ

จากผลการจำลองแบบพบว่าวิธีควบคุมกำลังที่เสนอทำให้เกิดความน่าจะเป็นที่จะเกิดสัญญาณขาดหาย (Outage Probability) ต่ำกว่าเมื่อเปรียบเทียบกับของวิธีควบคุมกำลังแบบ PCMPC และ CSOPC ที่ค่าทุกค่าของ Desired SIR (-12, -11.5, ..., -8 dB), ที่ค่าทุกค่าของจำนวนสถานีเคลื่อนที่ (8 ถึง 13 สถานี) ที่ใช้ในการจำลองแบบ และที่จำนวนทุกจำนวนของบิตควบคุมกำลัง (2 ถึง 8 บิต) แต่ทำให้เกิดความน่าจะเป็นที่จะเกิดสัญญาณขาดหายสูงกว่าของวิธี PCMPC กรณีที่จำนวนบิตควบคุมกำลังเท่ากับ 1 บิตส่วนวิธีการควบคุมกำลังที่เสนอวิธีที่ 2 ทำให้เกิดความน่าจะเป็นที่จะเกิดสัญญาณขาดหายต่ำที่สุดเมื่อเปรียบเทียบกับของวิธีควบคุมกำลังแบบ PCMPC, CSOPC และวิธีการควบคุมกำลังที่เสนอวิธีที่ 1 ที่ค่าทุกค่าของ Desired SIR (-12, -11.5, ..., -8 dB), ที่ค่าทุกค่าของจำนวนสถานีเคลื่อนที่ (8 ถึง 13 สถานี) ที่ใช้ในการจำลองแบบ และจำนวนบิตควบคุมกำลัง (2 ถึง 8 บิต) แต่ทำให้เกิดความน่าจะเป็นที่จะเกิดสัญญาณขาดหาย ( $1.66 \times 10^{-1}$  และ  $1.60 \times 10^{-1}$  กรณีวิธีการควบคุมกำลังที่เสนอวิธีที่ 1 และ 2 ตามลำดับ) สูงกว่าของวิธี PCMPC กรณีที่จำนวนบิตควบคุมกำลังเท่ากับ 1 บิต ( $3.06 \times 10^{-2}$ ) วิธีการควบคุมกำลังที่เสนอวิธีที่ 1 และ 2 สามารถลดความน่าจะเป็นที่จะเกิดสัญญาณขาดหายเมื่อเทียบกับวิธี PCMPC ลงได้ 63.85 และ 82.21 % ตามลำดับ โดยความน่าจะเป็นที่จะเกิดสัญญาณขาดหายที่ลดลงของวิธีที่เสนอทั้งสองวิธีนั้นต้องแลกเปลี่ยน (tradeoff) กับเวลาที่ใช้ในการคำนวณที่เพิ่มขึ้น ซึ่งในการนำวิธีที่เสนอไปใช้ในทางปฏิบัติมีความเป็นไปได้ด้วยการใช้ Processor รุ่นใหม่ๆ ซึ่งมีความเร็วในการประมวลผลสูง รวมทั้งการคำนวณแบบขนาน ซึ่งทำให้สามารถคำนวณได้เร็วขึ้น