

หัวข้อวิทยานิพนธ์

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบไพพ์ไลน์กำลัง  
สูญเสียต่ำโดยใช้วงจรถยายทรานส์คอนดักเตอร์ผลต่างคลาสเอบี  
แบบเทียม

นักศึกษา

นางสาววิลาสินี เจริญลาภ

รหัสนักศึกษา

44611308

ปริญญา

วิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชา

วิศวกรรมอิเล็กทรอนิกส์

พ.ศ.

2549

อาจารย์ผู้ควบคุมวิทยานิพนธ์ รศ.ดร.อภิรักษ์ ธนชยานนท์

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ นำเสนอเกี่ยวกับการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบไพพ์ไลน์ที่มีกำลังงานสูญเสียต่ำ โดยใช้วงจรถยายทรานส์คอนดักเตอร์ผลต่างคลาสเอบีแบบเทียมเพื่อลดกำลังงานสูญเสียที่เกิดจากวงจรถยาย วงจรถยายทรานส์คอนดักเตอร์ผลต่างคลาสเอบีแบบเทียมใช้การป้อนกลับแบบบวกในการเพิ่มค่าทรานส์คอนดักแตนซ์ ทำให้ได้อัตราขยายแรงดันสูงที่แรงดันไฟเลี้ยงต่ำได้ถึง  $V_{TH} + 2V_{DSAT}$  และมีการแกว่งของสัญญาณเอาต์พุตสูงสุดประมาณ  $V_{DD}$  วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบไพพ์ไลน์ออกแบบโดยใช้ความละเอียด 6 บิต ที่อัตราการสุ่ม 15.36 เมกกะเฮิรตซ์ โดยใช้เทคโนโลยี CMOS ขนาด 0.35 ไมโครเมตร

|                       |  |
|-----------------------|--|
| <b>Thesis Title</b>   | Low-power pipelined ADC using class-AB pseudo-differential OTA |
| <b>Student</b>        | Ms.Wilasinee Chaloenlarp                                       |
| <b>Student ID.</b>    | 44611308   |
| <b>Degree</b>         | Master degree  |
| <b>Programme</b>      | Electronics engineering  |
| <b>Year</b>           | 2006   |
| <b>Thesis Advisor</b> | Assoc. Prof. Dr.Apinunt Thanachayanont                         |

### ABSTRACT

This thesis presents the design of a low-voltage low-power pipelined analog-to-digital converter using a new class-AB pseudo-differential operational transconductance amplifier (OTA). The new class-AB OTA makes use of partial positive feedback to enhance its transconductance, which allows large gain-bandwidth product with low power dissipation. A 6-bit 15.36-MS/s pipelined ADC has been designed using a 0.35- $\mu\text{m}$  CMOS process.