

บทที่ 5

ลำดับขั้นการดำเนินงาน


5.1 บทนำ

งานวิจัยที่กำลังนำเสนอเป็นการสร้างระบบเชิงเลขจากสัญญาณและระบบต้นแบบซึ่งเป็นระบบเชิงอุปมาน สิ่งที่สำคัญที่สุดในการออกแบบคือสัญญาณที่ได้จะต้องมีคุณสมบัติเป็นไปตามข้อกำหนดทั้งขนาด, เฟส, และความถี่หรือไทม์มิ่ง ในการออกแบบได้ใช้หลักการของการออกแบบจากบนลงล่าง โดยเริ่มจากการศึกษาวิธีการวาดเส้นภาพของโทรทัศน์ ส่วนประกอบและหน้าที่ของแต่ละส่วนประกอบของสัญญาณภาพสีเบ็ดเสร็จซึ่งในส่วนนี้ถือว่าเป็นส่วนที่สำคัญมากเนื่องจากเป็นจุดเริ่มต้นของการทำความเข้าใจสัญญาณและระบบที่จะใช้เป็นต้นแบบในการออกแบบเพื่อแปลงไปเป็นระบบเชิงเลขตามที่ต้องการ หลังจากทำความเข้าใจกับสัญญาณและระบบต้นแบบแล้วขั้นต่อไปคือการออกแบบระบบเชิงเลขโดยรวมในระดับของฟังก์ชันจากคุณสมบัติของสัญญาณภาพสีเบ็ดเสร็จและระบบเชิงอุปมานต้นแบบ ในขั้นตอนนี้จะทำการแบ่งระบบออกเป็นส่วนการทำงานย่อยซึ่งการแบ่งจะพิจารณาจากส่วนประกอบของสัญญาณที่ต้องการสร้าง ฟังก์ชันการทำงานและความเหมาะสมในมุมมองของการเชื่อมต่อเนื่องจากเป็นระบบเชิงเลขดังนั้นจึงไม่สามารถสร้างระบบให้มีความเหมือนกับระบบเชิงอุปมานได้ทุกส่วน ขั้นตอนที่ต่อไปคือการออกแบบส่วนการทำงานย่อยที่ละส่วนซึ่งบางส่วนการทำงานที่ได้ออกแบบไปแล้วอาจต้องมีการเปลี่ยนแปลงตามความเหมาะสมเพื่อให้ได้จุดที่ดีที่สุดของการออกแบบ ขั้นตอนที่สุดท้ายของการออกแบบก็คือ การสร้างระบบฮาร์ดแวร์ในการทดสอบคุณสมบัติของสัญญาณ โดยใช้เครื่องมือวัดทางอิเล็กทรอนิกส์เปรียบเทียบกับค่าที่วัดได้จริงจากระบบกับค่าจริงที่ควรจะเป็นตามทฤษฎี

5.2 ศึกษาคุณสมบัติของสัญญาณและการทำงานของระบบ

จากการศึกษาส่วนประกอบของสัญญาณแสดงดังรูปที่ 5.1-5.3 ทำให้ทราบว่าสัญญาณภาพสีเบ็ดเสร็จเกิดจากการรวมกันของสองสัญญาณคือ สัญญาณภาพเบ็ดเสร็จ (Composite Video Signal: CVS) และสัญญาณสี (Chrominance: C) ทั้งสองสัญญาณนี้ยังมีสัญญาณซึ่งเป็นส่วนประกอบย่อยแสดง

ดังรูปที่ 5.4 สัญญาณดังกล่าวจะต้องมีคุณสมบัติตามข้อกำหนดของซีซีไออาร์ ซึ่งแบ่งออกเป็น 3 กลุ่มตามหน่วยการวัดทางไฟฟ้าคือ ขนาด, เฟส, และความถี่หรือไทม์มิ่ง




รูปที่ 5.1 แสดงส่วนประกอบของสัญญาณภาพสีเบ็ดเสร็จระบบพาลซึ่งมีคาบซ้ำทุกๆ 8 ฟิลด์

จากรูปที่ 5.1-5.3 ทำให้ทราบข้อมูลเกี่ยวกับสัญญาณภาพสีเบ็ดเสร็จว่ามีคุณสมบัติดังนี้

- สัญญาณมีคาบซ้ำทุกๆ 8 ฟิลด์ โดยเทียบกับเฟสสัญญาณพาหะรองของสัญญาณสี U
- สัญญาณในช่วง Vertical Blanking ระหว่างฟิลด์คู่และฟิลด์คี่มีความแตกต่างกัน ข้อมูลที่จุดนี้ใช้ในการสร้างสัญญาณคาบซ้ำของ Vertical Blanking เพื่อการประหยัดลอจิกเกต
- สัญญาณที่มีความละเอียดมากที่สุดอยู่ในช่วงของสัญญาณ Vertical Sync ข้อมูลที่จุดนี้เป็นประโยชน์ต่อการเลือกความถี่สัญญาณนาฬิกาของระบบ
- สัญญาณพาหะรองของสัญญาณสี U มีเฟสคงที่ตลอดแต่สัญญาณพาหะรองของสัญญาณสี V มีการกลับเฟส 180° เส้นเว้นเส้นและสัมพันธ์กับสัญญาณเบิร์ตส์ที่มีการสอดแทรกกลับเฟสเส้นเว้นเส้น 225° และ 135° เทียบกับเฟสสัญญาณพาหะรองของสัญญาณสี U

- การสอดแทรกสัญญาณเบิร์ตในช่อง Vertical Blanking ระหว่างฟิลด์เส้นคู่และฟิลด์เส้นคี่มีตำแหน่งเส้นที่ต่างกันและเกิดคาบซ้ำทุกๆ 4 ฟิลด์ (Bruch Sequence)


คุณสมบัติอื่นๆนอกเหนือจากที่ได้กล่าวถึงใช้ข้อมูลอ้างอิงจาก [7], [18]




รูปที่ 5.2 แสดงส่วนประกอบของสัญญาณภาพสีเบิร์ตเสร็จในช่วงเวลาการกวาดเส้นภาพทางแนวนอน

จากรูปที่ 5.2 A-H แสดงขนาดและช่วงเวลาของสัญญาณภาพสีเบิร์ตเสร็จในช่วงเวลาการกวาดเส้นภาพทางแนวนอนซึ่งมีความหมายดังนี้

- A = Line-blanking interval
- B = Start of sub-carrier burst
- C = Duration of sub-carrier burst
- D = Front porch
- E = Synchronizing pulse
- F = Peak white level
- G = Synchronizing level
- H = Peak-to-Peak value of burst



รูปที่ 5.3 แสดงเวกเตอร์สัญญาณความแตกต่างสีของสัญญาณแท่งสี 75 %



รูปที่ 5.4 แสดงการแบ่งกลุ่มสัญญาณที่ใช้ในการสร้างสัญญาณภาพสีเบ็ดเสร็จ

5.3 กำหนดคุณสมบัติเริ่มต้นของการออกแบบ

สิ่งที่ต้องการจะได้จากระบบที่กำลังออกแบบคือ สัญญาณ คุณสมบัติต่างๆของสัญญาณที่ต้องการจะเป็นตัวกำหนดว่าจะต้องออกแบบระบบอย่างไรจึงจะสามารถสร้างสัญญาณได้จริง ดังนั้นในการออกแบบจึงต้องกำหนดคุณสมบัติของสัญญาณเชิงอุปมานที่ต้องการจากระบบก่อนเป็นอันดับแรก หลังจากนั้นจะนำข้อมูลความต้องการที่ได้เป็นตัวกำหนดคุณสมบัติของระบบเชิงเลขที่จะต้องออกแบบ

5.3.1 คุณสมบัติของสัญญาณเชิงอุปมานที่ต้องการจากระบบ

- ระบบการเข้ารหัสสัญญาณสีแบบ PAL B/G
- ระบบการกวาดเส้นภาพแบบสอดแทรก (Interlace Scanning)
- สัญญาณขาออกแบบ สัญญาณภาพสีเบ็ดเสร็จ (Composite Color Video Signal: CCVS)
- สัญญาณขาออกแบบ ซุปเปอร์วิดีโอ (Supper Video: S-Video)

- ความละเอียด 768x576 Pixels

5.3.2 คุณสมบัติของระบบเชิงเลขที่ใช้ในการสร้างสัญญาณภาพบีบอัดเสร็จ

- ระบบตัวเลขและการประมวลผลแบบจำนวนโดยตรง (Fixed Point Arithmetic) เหตุผลของการเลือกใช้การประมวลผลแบบนี้เพราะต้องการลดความซับซ้อนของการออกแบบระบบการประมวลผล จากหัวข้อที่ 3.3.4.2 การประมวลผลแบบจำนวนอิงคัมพิว (Floating Point) ในการออกแบบระบบจะต้องพิจารณาสองส่วนคือ ส่วนของค่าแมนทิสซา (Mantissa) และ ส่วนชี้กำลัง (Exponent) ซึ่งมีความซับซ้อนและต้องการทรัพยากรมากกว่าการประมวลผลแบบจำนวน โดยตรงอย่างมาก แต่อย่างไรก็ตามในการเลือกระบบการประมวลผลจะต้องพิจารณาถึงค่าความคลาดเคลื่อนของสัญญาณที่จะได้รับจากระบบเป็นสิ่งสำคัญ สำหรับงานวิจัยชิ้นนี้การใช้ระบบตัวเลขและการประมวลผลแบบจำนวนโดยตรงให้ผลของความคลาดเคลื่อนอยู่ในเกณฑ์ที่ยอมรับได้จึงไม่มีความจำเป็นที่จะต้องใช้ระบบตัวเลขและการประมวลผลแบบจำนวนอิงคัมพิว

- สัญญาณขาเข้าเชิงเลขของสัญญาณสีแดง เขียวและน้ำเงิน มีความกว้างขนาด 8 บิต ไม่มีเครื่องหมาย (Unsigned) จำนวนบิตที่ใช้เลือกตามมาตรฐานการเข้ารหัสสัญญาณภาพโดยทั่วไปเช่นระบบ MPEG-2 (YCbCr 4:2:2 บางระบบใช้ 10 บิต แต่ปัจจุบันส่วนใหญ่ใช้ 8 บิต) เพื่อเป็นมาตรฐานเดียวกันและง่ายสำหรับการนำไปเชื่อมต่อกับระบบประมวลผลสัญญาณภาพ (Video Processing) ซึ่งโดยส่วนใหญ่สัญญาณขาออกมีความกว้าง 8 บิต

- สัญญาณขาออกเชิงเลขของสัญญาณภาพบีบอัดเสร็จ มีความกว้างขนาด 12 บิต มีเครื่องหมาย (Signed) มี 2 เหตุผลในการเลือกคือ ประการแรกระบบที่กำลังออกแบบต้องการให้มีความสามารถในการปรับแต่งเพื่อการสอบเทียบ (Calibration) โดยการปรับแต่งจะเป็นระบบเชิงเลขทั้งหมด จำนวนบิตพิจารณาจากช่วงของสัญญาณที่ยอมรับค่าความคลาดเคลื่อนของสัญญาณขาออกที่น้อยที่สุดซึ่งก็คือสัญญาณในช่วงซิงโครไนซ์ชั้นที่ยอมรับค่าความคลาดเคลื่อนได้อยู่ที่ $\pm 10mV$. ในขณะที่สัญญาณขาออกที่ต้องการจากระบบคือ $1.V_{p-p}$ ดังนั้น 1 LSB (Least Significant Bit) จะต้องเปลี่ยนแปลงค่าแรงดันน้อยกว่า $10mV$. การออกแบบในครั้งนี้ได้เลือกใช้ตัวแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมาน (DAC) ขนาด 12 บิต และสร้างวงจรเป็นแบบไบโพลาร์ (Bi-Polar) คือสามารถให้สัญญาณขาออกในช่วง $\pm 1.V_{p-p}$ (โดยการใช้ระบบตัวเลขแบบ Offset Two's Complement) ดังนั้นที่ 1 LSB จะให้ค่าแรงดันเปลี่ยนแปลงเท่ากับ $0.48828125 mV$. ($2/2^{12}$) ซึ่งเพียงพอสำหรับการปรับละเอียดเพื่อการสอบเทียบ ประการที่สองพิจารณาจากความเป็นไปได้ที่จะสามารถหาซื้อไอซีที่ถูกเลือกมาจากเหตุผลข้อแรก นอกจากนี้การออกแบบได้เพื่อความละเอียดของจำนวนบิตไว้สำหรับอนาคตซึ่งมี


แนวโน้มว่าสัญญาณภาพจะมีความละเอียดที่สูงขึ้นตามขนาดของจอภาพแสดงผล (จากข้อมูลของการออกแบบของบริษัท Thomson Television Thailand ปี 2548)

- สัญญาณขาออกเชิงเลขของสัญญาณสี มีความกว้างขนาด 12 บิต มีเครื่องหมาย (Signed) การเลือกจำนวนบิตพิจารณาจากตัวแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมาน (DAC) เหมือนกันกับ ส่วนของสัญญาณภาพเบ็ดเสร็จ และออกแบบเพื่อเช่นกัน (ใช้จำนวนบิตมากกว่าความจำเป็น)


- ความถี่สุ่มเท่ากับ 8 เท่าของสัญญาณพาหะรองของสัญญาณสี (4.43361875 MHz. x 8) มีเหตุผลสำคัญสองประการในการเลือกใช้ความถี่สุ่มค่านี้ เหตุผลประการแรกเพื่อให้ง่ายต่อการสร้างสัญญาณพาหะรองของสัญญาณสีและสัญญาณเบิร์ต เนื่องจากตัวซีเฟสสามารถสร้างจากวงจรนับเลขฐานสองแบบโมดูลัส (2^N) ขนาด 3 บิต ทำให้ง่ายต่อการออกแบบและประหยัดทรัพยากร ประการที่สองต้องการทำการสุ่มเกิน (Over Sampling) เพื่อลดความยุ่งยากของการออกแบบตัวกรองสร้างสัญญาณคืน (Reconstruction Filter) ซึ่งเป็นหลักการของการประมวลผลสัญญาณเชิงเลขหัวข้อที่สำคัญอีกหัวข้อหนึ่ง ซึ่งในความเป็นจริงบางระบบใช้การสุ่มเกินเพียง 4 เท่าของสัญญาณเบิร์ตแต่การควบคุมเฟสของสัญญาณเชิงอุปมานขาออกทำได้ยากกว่า

5.4 การออกแบบระบบโดยรวม

หลังจากที่ได้ศึกษาส่วนประกอบของสัญญาณที่ใช้ในการสร้างสัญญาณภาพสีเบ็ดเสร็จเสร็จ และได้กำหนดคุณสมบัติที่ต้องการจากระบบแล้ว ขั้นตอนต่อไปคือการศึกษาวจรเชิงอุปมานต้นแบบว่าใช้วงจรประเภทไหนในการสร้างสัญญาณแต่ละส่วน สำหรับงานวิจัยชิ้นนี้ใช้ระบบเชิงอุปมานต้นแบบสองระบบคือ ระบบแรกได้จากหนังสือของบริษัท ROHDE & SCHWARZ [5] ซึ่งเป็นบริษัทผลิตเครื่องมือวัดทางอิเล็กทรอนิกส์จากประเทศเยอรมัน ระบบที่สองได้จากสถาปัตยกรรมของไอซีเบอร์ AD722 ของบริษัท Analog Device Inc [19] ซึ่งเป็นบริษัทผู้ผลิตไอซีจากประเทศสหรัฐอเมริกา ทั้งสองระบบดังกล่าวแสดงดังรูปที่ 5.5 - 5.6




รูปที่ 5.5 แสดงตัวเข้ารหัสสัญญาณภาพสีแดง เขียว น้ำเงิน เป็นสัญญาณภาพสีเบ็ดเสร็จที่ได้จาก [5]



รูปที่ 5.6 แสดงตัวเข้ารหัสสัญญาณภาพสีแดง เขียว น้ำเงิน เป็นสัญญาณภาพสีเบ็ดเสร็จที่ได้จาก [19]

ระบบต้นแบบทั้งสองให้สัญญาณขาออกที่เหมือนกันถึงแม้ว่าจะมีสถาปัตยกรรมที่แตกต่าง ข้อมูลที่ได้จากการศึกษาคุณสมบัติของสัญญาณภาพสีเบ็ดเสร็จบวกกับรายละเอียดของระบบต้นแบบทั้งสองระบบนี้สามารถแปลงระบบให้อยู่ในระบบเชิงเลขได้แสดงดังรูปที่ 5.7 ซึ่งนอกเหนือจากกลุ่มสัญญาณที่ใช้ในการสร้างสัญญาณภาพสีเบ็ดเสร็จที่แสดงดังรูปที่ 5.4 ยังมีสัญญาณควบคุมอื่นๆที่จำเป็นต่อการทำงานของระบบ ยกตัวอย่างเช่น สัญญาณชี้เฟส (Phase Pointer) สำหรับการผลิตสัญญาณเบิร์ต ๗๕๗ เป็นต้น



รูปที่ 5.7 แสดงโครงสร้างระดับบนสุด (Top Level) ของตัวเข้ารหัสที่นำเสนอ


5.5 การออกแบบส่วนการทำงานย่อยของระบบ

หลังจากได้ออกแบบระบบโดยรวมซึ่งแสดงดังรูปที่ 5.7 ขั้นตอนต่อไปคือการเขียนรูปแบบ (Model) ด้วยภาษาวีเอชดีแอล โดยแบ่งการออกแบบออกเป็นส่วนการทำงานย่อยและแต่ละส่วนจะถูกออกแบบแยกอิสระต่อกัน ตามโครงสร้างของภาษาวีเอชดีแอลหนึ่งส่วนการทำงานย่อยคือหนึ่งหน่วย Entity ในขั้นตอนของการออกแบบ ทุกส่วนการทำงานจะต้องผ่านการจำลองการทำงานในระดับของฟังก์ชันและไทม์มิ่งเพื่อให้แน่ใจได้ว่าระบบทำงานถูกต้องตามวัตถุประสงค์ จากนั้นจึงจะนำแต่ละส่วนมาเชื่อมต่อกัน การแบ่งระบบออกเป็นส่วนการทำงานย่อยดังกล่าวมีข้อดีหลายประการเช่น การออกแบบ, แก้ไขและจำลองการทำงานสามารถทำแยกเฉพาะที่ละส่วนได้จึงง่ายต่อการตรวจสอบหรือแก้ไข


ระบบนี้ทำงานแบบซิงโครนัส (Synchronous) โดยใช้สัญญาณนาฬิกา (Clock: CLK) ที่มีความถี่เท่ากับ 8 เท่าของสัญญาณพาหะรองของสัญญาณสี (4.43361875 MHz.*8) สัญญาณนี้จะถูกใช้เป็นสัญญาณอ้างอิงของทุกส่วนการทำงาน การเลือกความถี่ค่านี้นี้มีเหตุผลสองประการคือ ประการแรกเพื่อง่ายต่อการสร้างสัญญาณเบิร์ต ประการที่สองคือต้องการลดความยุ่งยากของการออกแบบตัวกรองสร้างสัญญาณคืน (Reconstruction Filter)

5.5.1 ภาค CLOCK_LINE_REF

ทำหน้าที่สร้างสัญญาณอ้างอิงที่มีความถี่เหมาะสมสำหรับการสร้างสัญญาณภาพสีเบ็ดเสร็จตามมาตรฐานของระบบ PAL และสร้างสัญญาณควบคุมให้กับส่วนการทำงานย่อยอื่นๆ รูปที่ 5.8 แสดงโครงสร้างในระดับ RTL และมุมมองของการเชื่อมต่อแสดงดังรูปที่ 5.9



รูปที่ 5.8 แสดงโครงสร้างในระดับ RTL ของภาค CLOCK_LINE_REF



รูปที่ 5.9 แสดงมุมมองการเชื่อมต่อของภาค CLOCK_LINE_REF

แต่ละบล็อกตามรูปที่ 5.8 ทำงานในลักษณะแข่งขนาน (Concurrent) รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ CLOCK_LINE_REF.VHD หน้าทีของแต่ละสัญญาณมีดังนี้

- CLOCK_REF เป็นสัญญาณขาออกขนาด 11 บิต เป็นสัญญาณอ้างอิงภายในการนับสัญญาณนาฬิกาเพื่อสร้างสัญญาณคาบซ้ำซึ่งมีเวลาเท่ากับ 1 เส้นกวาดทางแนวนอน ค่าของการนับเท่ากับ 1135 ซึ่งสามารถคำนวณได้จากสมการที่ (5.1)

$$CountingValue = \frac{64\mu S.}{(4.43361875 * 10^6 * 8/2)^{-1}} \quad (5.1)$$

- HOR_BLANK_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณ Horizontal Blanking ตามมาตรฐานของระบบพาล เป็นสัญญาณคาบซ้ำมีค่าเป็น “1” หรือช่วงที่มีสัญญาณภาพเท่ากับ 52 uS. และ “0” หรือช่วงเบลิ่งกิงเท่ากับ 12 uS. หรือมีความถี่เท่ากับ 15,625 Hz.

- LINE_REF สัญญาณขาออกขนาด 10 บิต เป็นสัญญาณอ้างอิงภายในการนับเพื่อบอกตำแหน่งของเส้นภาพ ค่าของการนับจะเริ่มจาก 0 และสิ้นสุดที่ 624 ตามจำนวนเส้นภาพในหนึ่งเฟรมของระบบพาลคือ 625 เส้น การนำจะถูกระงับโดยขอบล่างของสัญญาณ HOR_BLANK_OUT

- VER_BLANK_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณ Vertical Blanking ตามมาตรฐานของระบบพาล เป็นสัญญาณคาบซ้ำมีค่าเป็น “1” หรือช่วงที่มีสัญญาณภาพจำนวนทั้งหมด 576 เส้นและเป็น “0” หรือช่วงเบลิ่งกิงจำนวนทั้งหมด 49 เส้น ต่อหนึ่งเฟรม สัญญาณนี้มีค่าเท่ากับ 50 Hz.

- FRAME_REF_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณใช้เพื่อบอกการสิ้นสุดการกวาดเส้นภาพทางแนวตั้งหนึ่งเฟรม สัญญาณจะถูกกลับเฟสทุกๆเส้นที่ 625 ของแต่ละเฟรม สัญญาณนี้ใช้ในการควบคุมการสอดแทรกสัญญาณเบิร์ต

- BURST_BLANK_OUT สัญญาณขาออกขนาด 1 บิต ใช้ควบคุมการสอดแทรกสัญญาณเบิร์ตในช่วงของ Vertical Blanking เป็นสัญญาณคาบซ้ำ จากที่ได้กล่าวไปแล้วในข้างต้นว่าการกวาดเส้นภาพมีคาบซ้ำทุกๆ 8 ฟิลด์ การสอดแทรกสัญญาณเบิร์ตจะมีตำแหน่งเส้นตรงกันระหว่าง ฟิลด์ 1 กับ ฟิลด์ 5, ฟิลด์ 2 กับ ฟิลด์ 6, ฟิลด์ 3 กับ ฟิลด์ 7, และฟิลด์ 4 กับ ฟิลด์ 8

- PAL_SW_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณที่ใช้ควบคุมเฟสของสัญญาณเบิร์ตและสัญญาณพาหะรองของสัญญาณสี V เป็นสัญญาณคาบซ้ำมีความถี่เท่ากับ 7812.5 Hz. เนื่องจากเฟสของสัญญาณทั้งสองนี้จะถูกกลับเฟสเส้นเว้นเส้น ซึ่งมีความสัมพันธ์กันกล่าวคือ เส้นที่ไม่มีมีการกลับเฟสสัญญาณพาหะรองของสัญญาณสี V เบิร์ตจะมีค่าเฟส 135 องศาและสำหรับเส้นที่มีการกลับเฟสเบิร์ตจะมีค่าเฟส 225 องศา

- MUX_SEL_OUT สัญญาณขาออกขนาด 2 บิต เป็นสัญญาณที่ใช้ควบคุมการสอดแทรกสัญญาณระดับ Blanking และ ระดับ Sync เข้ากับสัญญาณความส่องสว่างสำหรับการสร้างสัญญาณ CVS และควบคุมการสอดแทรกสัญญาณเบิร์ตเข้ากับสัญญาณความแตกต่างสีที่ผ่านการมอดูเลตแล้ว เพื่อสร้างสัญญาณสี ค่าการนับตรงกับตำแหน่งของสัญญาณดังนี้ [7]


ค่า 0 เป็นคาบเวลาสำหรับสัญญาณ Sync

ค่า 1 เป็นคาบเวลาสำหรับสัญญาณ Front Porch (Blanking Level)


ค่า 2 เป็นคาบเวลาสำหรับสัญญาณ Active Video

ค่า 3 เป็นคาบเวลาสำหรับสัญญาณ Burst


- CSYNC_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณซิงค์เปิดเสร็จ (Composite Sync) ประกอบด้วยสัญญาณซิงค์ทางแนวตั้งและแนวนอน
- PIX_CLK_OUT สัญญาณขาออกขนาด 1 บิต เป็นสัญญาณซึ่งถูกหารด้วยสองมาจากสัญญาณนาฬิกาของระบบดังนั้นมันจึงมีความถี่เท่ากับ $4.43361875 \text{ MHz} \cdot 4$ ใช้เป็นสัญญาณอ้างอิงภายในของภาคนี้และเตรียมไว้เป็นสัญญาณนาฬิกาสำหรับการสร้างจุดภาพ (Pixel Clock)



รูปที่ 5.10 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค CLOCK_LINE_REF



รูปที่ 5.11 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค CLOCK_LINE_REF (ต่อ)



รูปที่ 5.12 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค CLOCK_LINE_REF (ต่อ)

5.5.2 ภาค COLOR_SPACE


ทำหน้าที่แปลงสัญญาณสีแดง เขียวและน้ำเงินให้อยู่ในรูปของสัญญาณความส่องสว่าง (Luminance: Y) ซึ่งมีรูปแบบการคำนวณตามสมการที่ (5.2) และสัญญาณความแตกต่างสี (R-Y, B-Y) ออกแบบโดยใช้สถาปัตยกรรมแบบไปป์ไลน์ [20] ที่แบ่งงานการคำนวณออกเป็น 4 สเตจเพื่อให้ระบบสามารถทำงานได้ที่ความถี่สุ่ม 8 เท่าของความถี่พาหะรองของสัญญาณสี โครงสร้างในระดับ RTL แสดงดังรูปที่ 5.13

$$Y = 0.299R + 0.587G + 0.114B \quad (5.2)$$

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ COLOUR_SPACE.VHD หน้าที่ของแต่ละสัญญาณมีดังนี้

- RED สัญญาณขาเข้าขนาด 8 บิต เป็นข้อมูลของสัญญาณภาพสีแดงที่ใช้ระบบตัวเลขฐานสองแบบไม่มีเครื่องหมาย (Unsigned)
- GREEN สัญญาณขาเข้าขนาด 8 บิต เป็นข้อมูลของสัญญาณภาพสีเขียวที่ใช้ระบบตัวเลขฐานสองแบบไม่มีเครื่องหมาย (Unsigned)
- BLUE สัญญาณขาเข้าขนาด 8 บิต เป็นข้อมูลของสัญญาณภาพสีน้ำเงินที่ใช้ระบบตัวเลขฐานสองแบบไม่มีเครื่องหมาย (Unsigned)
- Y_OUT สัญญาณขาออกขนาด 18 บิต (Input + Coefficient = 8+10) เป็นข้อมูลของสัญญาณความส่องสว่าง (Luminance: Y) ที่ใช้ระบบตัวเลขฐานสองแบบไม่มีเครื่องหมาย (Unsigned)

- B-Y_OUT สัญญาณขาออกขนาด 19 บิต (Input + Coefficient + Sign = 8+10+1) เป็นข้อมูลของสัญญาณความแตกต่างสี (Color Difference) ที่ใช้ระบบตัวเลขฐานสองแบบมีเครื่องหมาย (Signed)
- R-Y_OUT สัญญาณขาออกขนาด 19 บิต (Input + Coefficient + Sign = 8+10+1) เป็นข้อมูลของสัญญาณความแตกต่างสี (Color Difference) ที่ใช้ระบบตัวเลขฐานสองแบบมีเครื่องหมาย (Signed)



รูปที่ 5.13 แสดงโครงสร้างในระดับ RTL ของภาค COLOR_SPACE

ในการทำไปป์ไลน์มีลำดับขั้นการคำนวณของแต่ละสเตจดังนี้

- Stage 1 สัญญาณสีแดง, เขียวและน้ำเงินจะถูกคูณด้วยสัมประสิทธิ์ซึ่งเป็นค่าคงที่ที่ต่างกัน แต่มีความกว้างเท่ากันคือ 10 บิต สัมประสิทธิ์สามารถคำนวณได้จากสมการที่ (5.2)

$$BinCoeff = Round(2^{10} * C) \tag{5.2}$$

เมื่อ

BinCoeff คือ ค่าของสัมประสิทธิ์ในระบบเลขฐานสอง

Round คือ ฟังก์ชันการปัดเศษ (น้อยกว่า 0.5 ปัดลง มากกว่าหรือเท่ากับ 0.5 ปัดขึ้น)


C คือ ค่าจริงของสัมประสิทธิ์ในระบบเลขฐานสิบ

สัญญาณหลังจากผ่านการคูณจะถูกเก็บไว้ในไปป์ไลน์รีจิสเตอร์พร้อมกับสัญญาณ RED และ BLUE เพื่อส่งให้สเตจต่อไป


- Stage 2 สัญญาณ RED ถูกนำมาบวกกับสัญญาณ GREEN และเก็บไว้ในไปป์ไลน์รีจิสเตอร์เพื่อเตรียมสร้างสัญญาณความส่องสว่างในขณะเดียวกันสัญญาณ RED และ BLUE ถูกหน่วงเวลาโดยการเก็บค่าในไปป์ไลน์รีจิสเตอร์เพื่อรอการประมวลผลในสเตจต่อไป

- Stage 3 สัญญาณผลบวกของ RED และ GREEN ถูกนำมาบวกกับสัญญาณ BLUE ทำให้ได้สัญญาณความส่องสว่างและเก็บค่าไว้ในไปป์ไลน์รีจิสเตอร์ อีกส่วนหนึ่งสัญญาณ RED และ BLUE ถูกแปลงจากแบบไม่มีเครื่องหมาย (Unsigned) ให้เป็นแบบมีเครื่องหมาย (Signed) และเก็บค่าไว้ในไปป์ไลน์รีจิสเตอร์

- Stage 4 สัญญาณความส่องสว่างที่ได้จากสเตจที่แล้วถูกแบ่งออกเป็นสองทาง ทางแรกค่าถูกเก็บไว้ในไปป์ไลน์รีจิสเตอร์เพื่อรอการประมวลผลในส่วนของสัญญาณความแตกต่างสี ทางที่สองจะถูกแปลงจากแบบไม่มีเครื่องหมาย (Unsigned) ให้เป็นแบบมีเครื่องหมาย (Signed) เพื่อนำไปลบกับสัญญาณ RED และ BLUE ในการสร้างสัญญาณสัญญาณความแตกต่างสี




รูปที่ 5.14 แสดงมุมมองการเชื่อมต่อของภาค COLOR_SPACE




รูปที่ 5.15 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค COLOR_SPACE

5.5.3 ภาค CSYNC_COMBINER

ทำหน้าที่มัลติเพล็กซ์สัญญาณสามสัญญาณเข้าด้วยกัน ได้แก่ สัญญาณระดับแบลิ่งกิ้ง, สัญญาณระดับซิงค์และสัญญาณความส่องสว่างที่ส่งมาจากภาค COLOR_SPACE ทั้งสามสัญญาณนี้ใช้ในการสร้างสัญญาณภาพเบ็ดเสร็จ (Composite Video Signal: CVS) โครงสร้างในระดับ RTL และ มุมมองการเชื่อมต่อแสดงดังรูปที่ 5.16 และ 5.17 ตามลำดับ




รูปที่ 5.16 แสดงโครงสร้างในระดับ RTL ของภาค CSYNC_COMBINER



รูปที่ 5.17 แสดงมุมมองการเชื่อมต่อของภาค CSYNC_COMBINER

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ CSYNC_COMBINER.VHD สัญญาณและค่าคงที่มีหน้าที่ดังต่อไปนี้

- MUX_SEL_IN สัญญาณขาเข้าขนาด 2 บิต ถูกส่งมาจากภาค CLOCK_LINE_REF หน้าที่ควบคุมการมัลติเพล็กซ์สัญญาณ รายละเอียดดังได้กล่าวไปแล้วในส่วนของภาค CLOCK_LINE_REF
- Y_IN สัญญาณขาเข้าขนาด 18 บิตแบบไม่มีเครื่องหมาย เป็นสัญญาณความส่องสว่าง ถูกส่งมาจากภาค COLOR_SPACE
- Blank_LEVEL เป็นค่าคงที่มีขนาด 19 บิต (กำหนดให้มีขนาดเท่ากับสัญญาณ CVS_OUT) แบบมีเครื่องหมาย เป็นค่าของสัญญาณระดับแบลิ่งกิ้ง
- Sync_LEVEL เป็นค่าคงที่มีขนาด 19 บิต (กำหนดให้มีขนาดเท่ากับสัญญาณ CVS_OUT) แบบมีเครื่องหมาย เป็นค่าของสัญญาณระดับซิงค์
- CVS_OUT สัญญาณขาออกขนาด 19 บิต ($Y_IN + \text{Sign} = 18+1$) แบบมีเครื่องหมาย เป็นสัญญาณภาพเบ็ดเสร็จ (Composite Video Signal: CVS) ตามมาตรฐานของระบบพาล



รูปที่ 5.18 แสดงผลการจำลองการทำงานในระดับไม้มิ่งของภาค CSYNC_COMBINER

สำหรับงานวิจัยชิ้นนี้ตัวกรองทั้งหมดได้เลือกใช้แบบเอฟไออาร์ (Finite Impulse Response: FIR) เนื่องจากการเข้ารหัสสัญญาณสีใช้การมอดูเลตเชิงแอมพลิจูดแบบแถบข้างคู่จัดคลื่นพาห้ (AM-DSBSC) ความเพี้ยนทางเฟสส่งผลให้ขนาดของสัญญาณขาออกหลังการดีมอดูเลตผิดไปจากความเป็นจริง (อธิบายโดยละเอียดในหัวข้อ 2.3.2.4) ดังนั้นจึงต้องใช้ตัวกรองที่มีผลตอบสนองเฟสเชิงเส้นเพื่อแก้ปัญหาดังกล่าว คุณสมบัติต่างๆของตัวกรองเช่น ω_p , ω_s ได้มาจากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ แต่อย่างไรก็ตามสำหรับงานวิจัยชิ้นนี้ไม่สามารถออกแบบตัวกรองให้มีคุณสมบัติเหมือนตัวกรองที่เป็นต้นแบบได้ 100 % เนื่องจากต้องการประหยัดทรัพยากรแต่ยังไม่ส่งผลกระทบต่ออย่างรุนแรงกับระบบกล่าวคือสัญญาณขาออกที่ได้อยู่ในเกณฑ์ที่ยอมรับได้

5.5.4 ภาค CVS_LPF3TAB

เป็นตัวกรองไม่ป้อนกลับเชิงเลข (FIR) ทำหน้าที่กรองความถี่ต่ำผ่านเพื่อจำกัดย่านความถี่การทำงานของสัญญาณภาพเบ็ดเสร็จ (CVS) [5], [19] ออกแบบโดยใช้วิธี Equiripple ซึ่งให้ผลตอบสนองเฟสเชิงเส้น [21], [22] มีรูปแบบการคำนวณตามสมการที่ (5.3) คุณสมบัติพื้นฐานของตัวกรองมีดังนี้

อันดับของตัวกรอง = 3 ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

ความกว้างสัมประสิทธิ์ = 8 Bits. ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร โดยใช้การจำลองการทำงานแบบจำนวนโดยตรง (Fixed Point) เพื่อวิเคราะห์ค่าความผิดพลาดจากการแบ่งระดับ

ความกว้างของสัญญาณขาเข้า: $x(n) = 19$ Bits. เนื่องจากความกว้างสัญญาณขาออกจากภาคก่อนหน้า (CSYNC_COMBINER) มีขนาด 19 บิต

ความกว้างของสัญญาณขาออก: $y(n) = 12$ Bits. ตัดปลาย (Truncation) เพื่อให้มีขนาดเท่ากับความกว้างสัญญาณขาเข้าของตัวแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมาน (DAC)

Passband edge ripple: $\omega_p = 6$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

Stopband edge ripple: $\omega_s = 6.25$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

$$y(n) = \sum_{k=0}^3 h(k).x(n-k) \quad (5.3)$$

เมื่อ


$y(n)$ คือ ลำดับสัญญาณขาออกเชิงเลขของตัวกรอง

$h(k)$ คือ ลำดับผลตอบสนองอิมพัลส์ของตัวกรอง (ซึ่งเท่ากับสัมประสิทธิ์ของตัวกรอง)


$x(n)$ คือ ลำดับสัญญาณขาเข้าเชิงเลขของตัวกรอง

ตัวกรองทุกตัวที่ใช้ในงานวิจัยชิ้นนี้ใช้โครงสร้างและวิธีการออกแบบเดียวกัน แตกต่างกันเฉพาะคุณสมบัติที่ต้องการเท่านั้น หลังการออกแบบจะใช้การจำลองการทำงานเพื่อทดสอบคุณสมบัติ เนื่องจากการสร้างตัวกรองด้วยระบบตัวเลขและการประมวลผลแบบจำนวนโดยตรง ค่าสัมประสิทธิ์จะถูกแบ่งระดับทำให้คุณสมบัติของตัวกรองเปลี่ยนไป


จากคุณสมบัติข้างต้นสามารถออกแบบตัวกรองจากการใช้อัลกอริทึม Parks-McClellan [21], [22] รูปที่ 5.19 แสดงค่าสัมประสิทธิ์ที่ยังไม่ได้แบ่งระดับ (Reference Coefficient) โดยการใช้ระบบตัวเลขในการคำนวณแบบจำนวนอิงดัชนี (Floating Point) และ ค่าสัมประสิทธิ์ที่แบ่งระดับแล้ว (Quantized Coefficient) โดยการใช้ระบบตัวเลขในการคำนวณแบบจำนวนโดยตรง (Fixed Point) ผลการจำลองการทำงานในระดับอัลกอริทึมที่เปรียบเทียบระหว่างการใช้ระบบตัวเลขในการคำนวณแบบจำนวนอิงดัชนี กับผลการทดลองที่พิจารณาผลการปิดเศษของสัมประสิทธิ์เมื่อใช้ระบบตัวเลขในการคำนวณแบบจำนวนโดยตรง แสดงดังรูปที่ 5.20 – 5.23




รูปที่ 5.19 แสดงค่าสัมประสิทธิ์ของตัวกรอง, ซ้าย (QuantizedCoefficient) เป็นค่าสัมประสิทธิ์ที่แบ่งระดับให้เหลือขนาดเป็น 8 บิต, ขวา (Reference Coefficient) เป็นค่าสัมประสิทธิ์ที่ยังไม่ได้แบ่งระดับ




รูปที่ 5.20 แสดงผลตอบสนองความถี่ของตัวกรองภาค CVS_LPF3TAB




รูปที่ 5.21 แสดงผลตอบสนองเฟสของตัวกรองภาค CVS_LPF3TAB



รูปที่ 5.22 แสดงผลตอบสนองความถี่เทียบกับผลตอบสนองเฟสของตัวกรองภาค CVS_LPF3TAB




รูปที่ 5.23 แสดงผลตอบสนองอิมพัลส์ของตัวกรองภาค CVS_LPF3TAB




รูปที่ 5.24 แสดงโครงสร้างแบบโดยตรงของตัวกรองไม่ป้อนกลับเชิงเลขที่ใช้ในงานวิจัยนี้

การออกแบบได้ใช้โครงสร้างแบบโดยตรง (Direct form) ดังแสดงในรูปที่ 5.24 และเนื่องจากตัวกรองที่ออกแบบมีคุณสมบัติผลตอบสนองเฟสเชิงเส้นซึ่งมีผลตอบสนองอิมพัลส์ที่สมมาตร


ทำให้สามารถลดขนาดของโครงสร้างให้เล็กลงได้ รูปที่ 5.25 แสดงโครงสร้างในระดับ RTL ที่ใช้สถาปัตยกรรมไปป์ไลน์ในการออกแบบ จะเห็นว่าการออกแบบ (Task) ถูกแบ่งเป็นงานย่อย (Subtask) ทั้งหมด 3 สเตจ ดังนั้นผลของการคำนวณจึงล่าช้าหลังสัญญาณขาเข้า (Latency) ทั้งหมด 3 คาบสัญญาณนาฬิกา รูปที่ 5.27 แสดงผลการจำลองการทำงานในระดับไทม์มิ่ง



รูปที่ 5.25 แสดงโครงสร้างในระดับ RTL ของตัวกรองภาค CVS_LPF3TAB



รูปที่ 5.26 แสดงมุมมองการเชื่อมต่อของภาค CVS_LPF3TAB




รูปที่ 5.27 แสดงผลการจำลองการทำงานในระดับไทม์มิ่งของภาค CVS_LPF3TAB

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ CVS_LPF3TAB.VHD หน้าที่ของแต่ละสัญญาณมีดังนี้


- CVS_IN สัญญาณขาเข้าขนาด 19 บิต ชนิดมีเครื่องหมายแบบ 2'Complement Signed Fractional เป็นสัญญาณภาพเบ็ดเสร็จที่ถูกส่งมาจากภาค CSYNC_COMBINER
- CVS_OUT สัญญาณขาออกขนาด 12 บิต ชนิดมีเครื่องหมายแบบ Offset 2'Complement เป็นสัญญาณภาพเบ็ดเสร็จขาออกที่ยังไม่ได้ชดเชยเวลา

5.5.5 ภาค CVS_DELAY

ทำหน้าที่หน่วงเวลาสัญญาณภาพเบ็ดเสร็จ เพื่อรอสัญญาณสีที่มีความซับซ้อนของการประมวลผลมากกว่า ผลการหน่วงเวลาของสัญญาณสีเกิดจากการใช้สถาปัตยกรรมไปป์ไลน์และผลตอบสนองของตัวกรองซึ่งการออกแบบจะใช้การชดเชยเฉพาะผลของการคำนวณแบบไปป์ไลน์เท่านั้นเนื่องจากตัวกรองที่ใช้มีอันดับต่ำดังนั้นจึงมีค่าการหน่วงเวลาน้อยจึงไม่นำมาพิจารณาในการออกแบบ โครงสร้างในระดับ RTL แสดงดังรูปที่ 5.28




รูปที่ 5.28 แสดงโครงสร้างในระดับ RTL ของภาค CVS_DELAY



รูปที่ 5.29 แสดงมุมมองการเชื่อมต่อของภาค CVS_DELAY

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ CVS_DELAY.VHD แต่ละสัญญาณมีหน้าที่ดังต่อไปนี้


- CVS_IN สัญญาณขาเข้าขนาด 12 บิต มีขนาดเท่ากับความกว้างสัญญาณขาออกของภาคก่อนหน้า (CVS_LPF3TAB) เป็นสัญญาณภาพเบ็ดเสร็จขาออกที่ยังไม่ได้ชดเชยเวลา ถูกส่งมาจากภาค CVS_LPF3TAB
- CVS_OUT สัญญาณขาออกขนาด 12 บิต เป็นสัญญาณภาพเบ็ดเสร็จขาออกที่ผ่านการชดเชยเวลาแล้วและเป็นสัญญาณขาออกของระบบ




รูปที่ 5.30 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค CVS_DELAY

5.5.6 ภาค NCO_MUX

ทำหน้าที่สร้างสัญญาณชี้เฟส (Phase Pointer) เพื่อควบคุมการสร้างสัญญาณพาหะของสัญญาณสีและสัญญาณเบิร์ตให้กับภาค UVMOD โครงสร้างในระดับ RTL แสดงดังรูปที่ 5.31



รูปที่ 5.31 แสดง โครงสร้างในระดับ RTL ของภาค NCO_MUX



รูปที่ 5.32 แสดงมุมมองการเชื่อมต่อของภาค NCO_MUX

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ NCO_MUX.VHD การทำงานโดยสังเขปและหน้าที่ของแต่ละสัญญาณมีดังนี้

- PAL_SW_IN สัญญาณขาเข้าขนาด 1 บิต ใช้ควบคุมการมัลติเพล็กซ์เพื่อสร้างสัญญาณเบิร์ตและสัญญาณพาหะของสัญญาณ V ในการสร้างสัญญาณเบิร์ตจะทำการมัลติเพล็กซ์ระหว่าง

FSC+135 กับ FSC+225 และในการสร้างสัญญาณพาหะของสัญญาณ V จะทำการมัลติเพล็กซ์ระหว่าง FSC+90 กับ FSC+270

- MUX_SEL_IN สัญญาณขาเข้าขนาด 2 บิต ที่ส่งมาจากภาค CLOCK_LINE_REF ใช้ควบคุมการมัลติเพล็กซ์สัญญาณซีเฟส ในกรณีของสัญญาณซีเฟสของสัญญาณ U สัญญาณนี้จะเลือกระหว่าง สัญญาณอ้างอิง (FSC ซึ่งก็คือสัญญาณพาหะของ U นั่นเอง) กับสัญญาณเบิร์ต (FSC+135 และ FSC+225) และในกรณีของสัญญาณซีเฟสของสัญญาณ V สัญญาณนี้จะเลือกระหว่าง สัญญาณพาหะของสัญญาณ V (FSC+90 และ FSC+270) ได้จากการมัลติเพล็กซ์ซึ่งถูกควบคุมด้วยสัญญาณ PAL_SW) กับสัญญาณเบิร์ต ค่าของสัญญาณ MUX_SEL_IN ตรงกับตำแหน่งของสัญญาณดังนี้

ค่า 0-1 ไม่พิจารณาและจะให้ค่าสัญญาณซีเฟสเป็น 0


ค่า 2 ช่วงของสัญญาณภาพ (Active Video)

ค่า 3 ช่วงของสัญญาณเบิร์ต


- U_CARRIER_OUT สัญญาณขาออกขนาด 3 บิต เป็นสัญญาณซีเฟสสำหรับสัญญาณพาหะของสัญญาณ U ตำแหน่งการซีมีค่าตั้งแต่ 0 ถึง 7 ตรงกับตำแหน่งของสัญญาณที่ 0, 45, 90, 135, 180, 225, 270, และ 315 องศา

- V_CARRIER_OUT สัญญาณขาออกขนาด 3 บิต เป็นสัญญาณซีเฟสสำหรับสัญญาณพาหะของสัญญาณ V มีค่าตำแหน่งเหมือนกันกับสัญญาณ U_CARRIER_OUT

สัญญาณที่เหลือเป็นสัญญาณที่ไม่ได้ใช้งานใช้เพื่อทดสอบความถูกต้องของการออกแบบ



รูปที่ 5.33 แสดงผลการจำลองการทำงานในระดับไม้มิ่งของภาค NCO_MUX เมื่อ PAL SW = 0



รูปที่ 5.34 แสดงผลการจำลองการทำงานในระดับไม้มิ่งของภาค NCO_MUX เมื่อ PAL SW = 1

5.5.7 ภาค U_LPF3TAB_FAC

เป็นตัวกรองไม่ป้อนกลับเชิงเลขทำหน้าที่กรองความถี่ต่ำผ่านเพื่อป้องกันการเกิด Aliasing ที่ภาค UVMOD และลดทอนสัญญาณ B-Y ลง 0.493 เท่าเพื่อป้องกันการมอดูเลตเกิน (Over Modulation) [5] เรียกสัญญาณนี้ว่าสัญญาณ U ซึ่งโดยปกติตัวลดทอนจะถูกสร้างอยู่ในภาค COLOR_SPACE แต่เพื่อการประหยัดลอจิกเกตและลดการประมวลจึงใช้การลดสัมประสิทธิ์ของตัวกรองเพื่อให้ได้ผลการลดทอนดังกล่าว ออกแบบและใช้โครงสร้างเดียวกับภาค CVS_LPF3TAB คุณสมบัติพื้นฐานของตัวกรองมีดังนี้

อันดับของตัวกรอง = 3 ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร


ความกว้างของสัญญาณขาเข้า: $X(n) = 19$ Bits. เนื่องจากความกว้างสัญญาณขาออกจากภาคก่อนหน้า (COLOR_SPACE) มีขนาด 19 บิต

ความกว้างของสัญญาณขาออก: $Y(n) = 16$ Bits. ตัดปลาย (Truncation) เพื่อลดการใช้ทรัพยากรของภาคต่อไป (UVMOD)


Passband edge ripple: $\omega_p = 6$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

Stopband edge ripple: $\omega_s = 6.25$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร


$$h_0 = h_3 = 0.1796875 \quad h_1 = h_2 = 0.06640625$$




รูปที่ 5.35 แสดงค่าสัมประสิทธิ์ของตัวกรอง, ซ้าย (QuantizedCoefficient) เป็นค่าสัมประสิทธิ์ที่แบ่งระดับให้เหลือขนาดเป็น 8 บิต, ขวา (Reference Coefficient) เป็นค่าสัมประสิทธิ์ที่ยังไม่ได้แบ่งระดับ




รูปที่ 5.36 แสดงผลตอบสนองความถี่ของตัวกรองภาค U_LPF3TAB_FAC




รูปที่ 5.37 แสดงผลตอบสนองเฟสของตัวกรองภาค U_LPF3TAB_FAC




รูปที่ 5.38 แสดงผลตอบสนองความถี่เทียบกับผลตอบสนองเฟสของตัวกรองภาค U_LPF3TAB_FAC



รูปที่ 5.39 แสดงผลตอบสนองอิมพัลส์ของตัวกรองภาค U_LPF3TAB_FAC




รูปที่ 5.40 แสดงโครงสร้างในระดับ RTL ของตัวกรองภาค U_LPF3TAB_FAC



รูปที่ 5.41 แสดงมุมมองการเชื่อมต่อของภาค U_LPF3TAB_FAC

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ U_LPF3TAB_FAC.VHD หน้าที่ของแต่ละสัญญาณมีดังนี้

- B-Y_IN สัญญาณขาเข้าขนาด 19 บิตชนิดมีเครื่องหมาย เป็นสัญญาณความแตกต่างสีที่ส่งมาจากภาค COLOR_SPACE
- U_OUT สัญญาณขาออกขนาด 16 บิตชนิดมีเครื่องหมาย เป็นสัญญาณความแตกต่างสีที่ถูกกรองความถี่ต่ำผ่านและลดขนาดลงโดยการคูณด้วย 0.493



รูปที่ 5.42 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค U_LPF3TAB_FAC

5.5.8 ภาค V_LPF3TAB_FAC

ทำหน้าที่และใช้วิธีการออกแบบเหมือนกับภาค U_LPF3TAB_FAC ต่างกันที่อัตราการลดทอนเนื่องจากการสร้างสัญญาณ V จะต้องลดทอนสัญญาณ R-Y ลง 0.877 เท่า [5] คุณสมบัติพื้นฐานของตัวกรองมีดังนี้

อันดับของตัวกรอง = 3 ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร


ความกว้างของสัญญาณขาเข้า: $X(n) = 19$ Bits. เนื่องจากความกว้างสัญญาณขาออกจากภาคก่อนหน้า (COLOR_SPACE) มีขนาด 19 บิต

ความกว้างของสัญญาณขาออก: $Y(n) = 16$ Bits. ตัดปลาย (Truncation) เพื่อลดการใช้ทรัพยากรของภาคต่อไป (UVMOD)


Passband edge ripple: $\omega_p = 6$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

Stopband edge ripple: $\omega_s = 6.25$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร


$$h_0 = h_3 = 0.3203125 \quad h_1 = h_2 = 0.1171875$$




รูปที่ 5.43 แสดงค่าสัมประสิทธิ์ของตัวกรอง, ซ้าย (QuantizedCoefficient) เป็นค่าสัมประสิทธิ์ที่แบ่งระดับให้เหลือขนาดเป็น 8 บิต, ขวา (Reference Coefficient) เป็นค่าสัมประสิทธิ์ที่ยังไม่ได้แบ่งระดับ




รูปที่ 5.44 แสดงผลตอบสนองความถี่ของตัวกรองภาค V_LPF3TAB_FAC




รูปที่ 5.45 แสดงผลตอบสนองเฟสของตัวกรองภาค V_LPF3TAB_FAC




รูปที่ 5.46 แสดงผลตอบสนองความถี่เทียบกับผลตอบสนองเฟสของตัวกรองภาค V_LPF3TAB_FAC



รูปที่ 5.47 แสดงผลตอบสนองอิมพัลส์ของตัวกรองภาค V_LPF3TAB_FAC




รูปที่ 5.48 แสดงโครงสร้างในระดับ RTL ของตัวกรองภาค V_LPF3TAB_FAC



รูปที่ 5.49 แสดงมุมมองการเชื่อมต่อของภาค V_LPF3TAB_FAC

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ V_LPF3TAB_FAC.VHD หน้าที่ของแต่ละสัญญาณมีดังนี้

- R-Y_IN สัญญาณขาเข้าขนาด 19 บิตชนิดมีเครื่องหมาย เป็นสัญญาณความแตกต่างสีที่ส่งมาจากภาค COLOR_SPACE
- V_OUT สัญญาณขาออกขนาด 16 บิตชนิดมีเครื่องหมาย เป็นสัญญาณความแตกต่างสีที่ถูกกรองความถี่ต่ำผ่านและลดขนาดลงโดยการคูณด้วย 0.877



รูปที่ 5.50 แสดงผลการจำลองการทำงานในระดับไทม์มิงของภาค U_LPF3TAB_FAC

5.5.9 ภาค UVMOD


ทำหน้าที่มอดูเลตสัญญาณความแตกต่างสี (U,V) เชิงแอมพลิจูดแบบแถบข้างคู่ขจัดคลื่นพาห้ (AMDSBSC) และสอดแทรกสัญญาณเบริสต์เพื่อสร้างเป็นสัญญาณสี (Chrominance: C) ตามมาตรฐานของระบบพาลซึ่งมีรูปแบบการคำนวณตามสมการที่ (5.4) ออกแบบโดยใช้สถาปัตยกรรมแบบไปป์ไลน์ขนาด 4 สเตจ รูปที่ 5.51 แสดงโครงสร้างในระดับ RTL

$$C(n) = U(n) \sin \frac{\pi n}{4} \pm V(n) \cos \frac{\pi n}{4} \quad (5.4)$$


เมื่อ

$C(n)$ คือ สัญญาณเชิงเลขของสัญญาณสี

$U(n)$ และ $V(n)$ คือ สัญญาณเชิงเลขของสัญญาณความแตกต่างสี



รูปที่ 5.51 แสดงโครงสร้างในระดับ RTL ของภาค UVMOD



รูปที่ 5.52 แสดงมุมมองการเชื่อมต่อของภาค UVMOD

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ UVMOD.VHD หน้าทีของแต่ละสัญญาณมีดังนี้

- U_IN และ V_IN สัญญาณขาเข้าขนาด 16 บิตชนิดมีเครื่องหมาย เป็นสัญญาณความแตกต่างสี ส่งมาจากภาค U_LPF3TAB_FAC และ V_LPF3TAB_FAC ตามลำดับ เพื่อทำการมอดูเลตเชิงแอมพลิจูดแบบแถบข้างคู่จัดคลื่นพาห้

- U_CARRIER_IN และ V_CARRIER_IN สัญญาณขาเข้าขนาด 16 บิต เป็นสัญญาณซีเฟสของสัญญาณพาหะรองของสัญญาณความแตกต่างสี U และ V ตามลำดับ สัญญาณนี้ถูกส่งมาจากภาค NCO_MUX
- BURST_BLANK_IN สัญญาณขาเข้าขนาด 1 บิต ทำหน้าที่ควบคุมการสอดแทรกสัญญาณเบิร์ตในช่อง Vertical Blanking
- MUX_SEL_IN สัญญาณขาเข้าขนาด 2 บิต ทำหน้าที่ควบคุมการมัลติเพล็กซ์สัญญาณ U_IN, V_IN และ ค่าคงที่ Burst_Level และ GND_Level ก่อนนำไปคูณกับค่าคงที่ไซน์เพื่อสร้างสัญญาณสี
- CHROMA_OUT สัญญาณขาออกขนาด 19 บิต เป็นสัญญาณสี (Chrominance: C) ซึ่งประกอบด้วย สัญญาณเบิร์ตและสัญญาณความแตกต่างสีที่ผ่านการมอดูเลตแล้ว ความกว้างของสัญญาณถูกตัดปลาย (Truncation) จาก 32 บิตให้เหลือ 19 บิตเพื่อให้มีความละเอียด (Resolution) เท่ากับสัญญาณภาพเบิร์ตเสร็จก่อนการกรองสัญญาณความถี่ต่ำผ่าน
- U_OUT และ V_OUT เป็นสัญญาณที่ไม่ได้ใช้งานแต่ใช้ในการทดสอบการทำงานของระบบ

จากรูปที่ 5.51 จะสังเกตเห็นว่าได้วาระบบการประมวลผลสามารถแยกออกเป็นสองส่วน ได้แก่ ส่วนบนเป็นส่วนของการมอดูเลตสัญญาณ U และ ส่วนล่างเป็นส่วนของการมอดูเลตสัญญาณ V ในการทำไปป์ไลน์มีลำดับขั้นการคำนวณของแต่ละสเตจดังนี้

- Stage 1 สัญญาณ MUX_SEL_IN ถูกใช้ในการควบคุมการมัลติเพล็กซ์ระหว่างสัญญาณ U_IN, V_IN และค่าคงที่ Burst_Level, GND_Level ทั้งสี่สัญญาณนี้เป็นค่าของตัวคูณซึ่งจะถูกส่งไปเก็บในไปป์ไลน์รีจิสเตอร์ก่อนส่งให้สเตจต่อไป อีกทางหนึ่งสัญญาณซีเฟส U_CARRIER_IN และ V_CARRIER_IN จะถูกส่งไปเก็บในไปป์ไลน์รีจิสเตอร์เพื่อชดเชยคาบเวลาการล่าช้า (Latency)
- Stage 2 สัญญาณซึ่งเป็นค่าตัวคูณจะถูกส่งไปคูณ (แบบขนาน) กับค่าคงที่เฉพาะจุดของสัญญาณไซน์ด้วยตัวคูณแบบตารางเปิดดู (Look Up Table Multiplier) เนื่องจากการใช้ความถี่สุ่มเป็น 8 เท่าของสัญญาณพาหะรองของสัญญาณสี ดังนั้นมันจึงมีข้อมูลทั้งหมด 8 จุดต่อ 1 คาบของสัญญาณพาหะรองของสัญญาณสี แต่ตัวคูณจะมีแค่ 6 ชุดเนื่องจากไซน์ที่มุม 0° และ 180° มีค่าเท่ากับ 0 ดังนั้นจึงสามารถลดตัวคูณได้ทั้งหมด 4 ตัว และใช้การมัลติเพล็กซ์ค่าคงที่ GND_Level เพื่อให้ค่า 0 แทนการคูณในสเตจต่อไป
- Stage 3 สัญญาณที่ส่งมาจากตัวคูณและค่าคงที่ GND_Level ซึ่งเป็นตัวแทนสัญญาณไซน์ที่มุม 0° และ 180° จะถูกมัลติเพล็กซ์ด้วยการควบคุมของสัญญาณซีเฟส U_CARRIER_IN และ

V_CARRIER_IN ที่จุดนี้สัญญาณได้ผ่านการมอดูเลตแล้วและยังมีสัญญาณเบิร์ตแทรกเข้ามาเป็นช่วงตามการควบคุมของสัญญาณ MUX_SEL_IN

- Stage 4 สัญญาณ U และ V ที่ผ่านการมอดูเลตและสอดแทรกสัญญาณเบิร์ตแล้วจะถูกนำมาบวกกันเพื่อสร้างเป็นสัญญาณสี (Chrominance: C) ที่สมบูรณ์

5.5.10 ภาค C_LPF3TAB

เป็นตัวกรองไม่ป้อนกลับเชิงเลขทำหน้าที่กรองความถี่ต่ำผ่านเพื่อลดฮาร์โมนิกส์ที่เกิดจากการมอดูเลตของภาค UVMOD [5] ออกแบบโดยใช้วิธีการเดียวกันกับภาค CVS_LPF3TAB คุณสมบัติพื้นฐานของตัวกรองมีดังนี้

อันดับของตัวกรอง = 3 ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

ความกว้างสัมประสิทธิ์ = 8 Bits. ได้จากการทดลองและการออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากรโดยใช้การจำลองการทำงานแบบจำนวนโดยตรง (Fixed Point) เพื่อวิเคราะห์ค่าความผิดพลาดจากการแบ่งระดับ


ความกว้างของสัญญาณขาเข้า: $x(n) = 19$ Bits. เนื่องจากความกว้างสัญญาณขาออกจากภาคก่อนหน้า (UVMOD) มีขนาด 19 บิต

ความกว้างของสัญญาณขาออก: $y(n) = 12$ Bits. ตัดปลาย (Truncation) เพื่อให้มีขนาดเท่ากับความกว้างสัญญาณขาเข้าของตัวแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมาน (DAC)


Passband edge ripple: $\omega_p = 6.43361875$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร

Stopband edge ripple: $\omega_s = 10$ MHz. ได้จากตัวกรองเชิงอุปมานจากระบบที่ใช้เป็นต้นแบบ ทดลองและออกแบบซ้ำ (Iteration) เพื่อให้ได้คุณสมบัติใกล้เคียงกับความต้องการและประหยัดทรัพยากร


$$h_0 = h_3 = 0.1796875 \quad h_1 = h_2 = 0.3203125$$




รูปที่ 5.53 แสดงค่าสัมประสิทธิ์ของตัวกรอง, ซ้าย (Quantized Coefficient) เป็นค่าสัมประสิทธิ์ที่แบ่งระดับให้เหลือขนาดเป็น 8 บิต, ขวา (Reference Coefficient) เป็นค่าสัมประสิทธิ์ที่ยังไม่ได้แบ่งระดับ




รูปที่ 5.54 แสดงผลตอบสนองความถี่ของตัวกรองภาค C_LPF3TAB




รูปที่ 5.55 แสดงผลตอบสนองเฟสของตัวกรองภาค C_LPF3TAB




รูปที่ 5.56 แสดงผลตอบสนองความถี่เทียบกับผลตอบสนองเฟสของตัวกรองภาค C_LPF3TAB



รูปที่ 5.57 แสดงผลตอบสนองอิมพัลส์ของตัวกรองภาค C_LPF3TAB




รูปที่ 5.58 แสดงโครงสร้างในระดับ RTL ของตัวกรองภาค C_LPF3TAB



รูปที่ 5.59 แสดงมุมมองการเชื่อมต่อของภาค C_LPF3TAB

รหัสต้นฉบับ (Source Code) ของภาคนี้ชื่อ C_LPF3TAB.VHD หน้าที่ของแต่ละสัญญาณมีดังนี้

- C_IN สัญญาณขาเข้าขนาด 19 บิตแบบ 2'Complement Fractional เป็นสัญญาณที่ส่งมาจากภาค UVMOD
- C_OUT สัญญาณขาออกขนาด 12 บิตแบบ Offset 2'Complement เป็นสัญญาณที่ขาออกของระบบ



รูปที่ 5.60 แสดงผลการจำลองการทำงานในระดับไทม์มิ่งของภาค C_LPF3TAB