


5.9 ผลการทดสอบบน FPGA

เมื่อทำการออกแบบและจำลองผลการทำงานบนคอมพิวเตอร์เป็นที่เรียบร้อยแล้วจากนั้นจึงทำการดาวน์โหลดโปรแกรมลงบนชิป FPGA แล้วทำการทดสอบการทำงานจริงอีกครั้งของแต่ละโมดูล ซึ่งในการทดสอบจะทำการสร้างสัญญาณอินพุตจากภายในตัว FPGA โดยใช้วิธีการเปิดตาราง และเอาต์พุตที่ได้จากแต่ละโมดูลจะต่อกับวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกเพื่อทำการวัดผลการทำงานโดยมีการเชื่อมต่อระหว่าง FPGA กับวงจรภายนอกดังรูปที่ 5.34




รูปที่ 5.34 การเชื่อมต่อ FPGA กับอุปกรณ์ภายนอกเพื่อใช้ในการทดสอบ


ในรูปที่ 5.34 เป็นการเชื่อมต่อระหว่างบอร์ด FPGA กับวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกที่มีความละเอียดขนาด 16 บิตโดยมีการเชื่อมต่อข้อมูลแบบอนุกรมตามมาตรฐาน I2S [34] โดยมีความถี่ในการสุ่มข้อมูล 48 KHz ซึ่งในการทดสอบการทำงานจะแบ่งทำสอบเป็นโมดูลย่อยๆดังต่อไปนี้

5.9.1 การทดลองโมดูลกลับสัญญาณในเวลาจริง


ในการทดสอบโมดูลกลับสัญญาณในเวลาจริงนั้นจะทำการเชื่อมต่อกับโมดูลตัวอื่นๆอีกเพื่อใช้ในการทดสอบได้แก่ โมดูลกำเนิดสัญญาณนาฬิกา โมดูลกำเนิดสัญญาณใช้ทดสอบ โมดูลเชื่อมต่อกับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกโดยมีบล็อกการเชื่อมต่อดังรูปที่ 5.35 เมื่อทำการดาวน์โหลดโปรแกรมลงบน FPGA โดยทำการเปลี่ยนลักษณะสัญญาณที่ใช้ทดสอบในรูปแบบต่างๆ ซึ่งผลการทดลองโมดูลกลับสัญญาณในเวลาจริงแสดงดังรูปที่ 5.36 - 5.39




รูปที่ 5.35 การทดสอบการทำงานของโมดูลกลับสัญญาณในเวลาจริง




รูปที่ 5.36 สัญญาณ saw tooth ความถี่ 106 Hz ที่ผ่านวงจรกลับสัญญาณ



รูปที่ 5.37 สัญญาณ saw tooth ความถี่ 745 Hz ที่ผ่านวงจรกลับสัญญาณ



รูปที่ 5.38 สัญญาณ sine wave ความถี่ 495 Hz ที่ผ่านวงจรกลับสัญญาณ




รูปที่ 5.39 สัญญาณ sine wave ความถี่ 2 KHz ที่ผ่านวงจรกลับสัญญาณ

การทดสอบวงจรกลับสัญญาณจะให้สัญญาณ saw tooth และ sine wave ที่มีความถี่มากกว่าและน้อยกว่าขนาดหน่วยความจำของวงจรกลับสัญญาณ (L) โดยผลที่ได้จากรูปที่ 5.36 – 5.39 โดยรูปบนเป็นสัญญาณอินพุตก่อนเข้าวงจรกลับสัญญาณและรูปล่างเป็นสัญญาณที่ได้จากวงจรกลับสัญญาณซึ่งโมดูลดังกล่าวสามารถทำงานได้อย่างถูกต้อง


5.9.2 การทดลองโมดูลหน่วงสัญญาณ

ในการทดสอบโมดูลหน่วงสัญญาณนั้นจะต้องทำการเชื่อมต่อกับโมดูลตัวอื่นๆ อีกเพื่อใช้ในการทดสอบได้แก่ โมดูลกำเนิดสัญญาณนาฬิกา โมดูลกำเนิดสัญญาณใช้ทดสอบ โมดูลเชื่อมต่อกับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกโดยมีบล็อกการเชื่อมต่อดังรูปที่ 5.40

เมื่อทำการดาวน์โหลดโปรแกรมลงบน FPGA โดยสัญญาณที่ใช้ทดสอบจะใช้สัญญาณที่มีการเกิดแบบไม่ต่อเนื่อง (non continuous signal) ซึ่งผลการทดลองโมดูลหน่วยสัญญาณแสดงดังรูปที่ 5.41



รูปที่ 5.40 การทดสอบการทำงานของโมดูลหน่วยสัญญาณ




รูปที่ 5.41 สัญญาณที่ผ่าน โมดูลหน่วยสัญญาณ 300 แชมป์


จากรูปที่ 5.41 สัญญาณที่ป้อนให้กับโมดูลหน่วยสัญญาณเป็นสัญญาณโคไซน์ความถี่ 2 KHz จะถูกหน่วยออกไป 300 ซิมป์ (2L) ซึ่งแสดงดังรูปล่างเมื่อเทียบกับรูปบนซึ่งเป็นสัญญาณอินพุต

5.9.3 การทดสอบโมดูลสวิทช์มัลติเพล็กซ์ส่วนที่ 1

ในการทดสอบโมดูลมัลติเพล็กซ์สัญญาณส่วนที่ 1 ทดลองได้โดยการต่อโมดูลดังกล่าวเข้ากับโมดูลตัวอื่นๆดังรูปที่ 5.42 โดยสัญญาณที่ให้ในการทดสอบจะผ่านโมดูลกลับสัญญาณมาก่อนที่จะเข้าสู่โมดูลสวิทช์ส่วนที่ 1 ซึ่งจะทำหน้าที่แยกสัญญาณออกเป็นสองทางให้กับวงจรรองความถี่ต่อไปโดยสัญญาณที่ได้จากโมดูลนี้แสดงดังรูปที่ 5.43



รูปที่ 5.42 การทดสอบการทำงานของโมดูลมัลติเพิล็กซ์สัญญาณส่วนที่ 1




รูปที่ 5.43 สัญญาณที่ได้จากการทดสอบโมดูลมัลติเพิล็กซ์สัญญาณส่วนที่ 1


ผลการทดสอบการทำงานจากรูปที่ 5.43 บนเป็นสัญญาณที่ทำการมัลติเพิล็กซ์ไปยังวงจรกรองความถี่ตัวบนและรูปล่างถูกส่งไปยังวงจรกรองความถี่ตัวล่างซึ่งสัญญาณที่นำผ่านจากวงจรกลับสัญญาณในเวลาจริง

5.9.4 การทดสอบโมดูลสวิทช์มัลติเพิล็กซ์ส่วนที่ 2

ในการทดสอบโมดูลมัลติเพิล็กซ์สัญญาณส่วนที่ 2 ทดลองได้โดยการต่อโมดูลดังกล่าวเข้ากับโมดูลตัวอื่นๆ ดังรูปที่ 5.44 โดยสัญญาณที่ใหในการทดสอบจะผ่านโมดูลกลับสัญญาณมาก่อนที่จะเข้าสู่โมดูลสวิทช์ส่วนที่ 1 ซึ่งจะทำหน้าที่แยกสัญญาณออกเป็นสองทางให้กับวงจรกรองความถี่ต่อไป จากนั้นจะถูกต่อกลับเข้ามายังโมดูลสวิทช์มัลติเพิล็กซ์อีกครั้งโดยสัญญาณที่ได้จากโมดูลนี้แสดงดังรูปที่ 5.45




รูปที่ 5.44 การทดสอบการทำงานของโมดูลมัลติเพล็กซ์สัญญาณส่วนที่ 2




รูปที่ 5.45 สัญญาณที่ได้จากการทดสอบโมดูลมัลติเพล็กซ์สัญญาณส่วนที่ 2

5.9.5 ผลการทดสอบโมดูลครอสโอเวอร์เน็ตเวอร์ค


การทดสอบการทำงานของโมดูลครอสโอเวอร์เน็ตเวอร์คสามารถทดสอบโดยต่อโมดูลร่วมกับโมดูลอื่นดังรูปที่ 5.46 ซึ่งจะมีความแตกต่างจากการทดสอบโมดูลตัวอื่นโดยจะใช้สัญญาณความถี่สูงและความถี่ต่ำรวมกันและ สัญญาณ sine หลายๆ ความถี่เพื่อใช้ในการทดสอบการทำงานของวงจรองความถี่ซึ่งผลการทดสอบการทำงานแสดงดังรูปที่ 5.47-5.50




รูปที่ 5.46 การทดสอบโมดูลครอสโอเวอร์เน็ตเวิร์ค




รูปที่ 5.47 การทดสอบโมดูลครอสโอเวอร์เน็ตเวิร์คที่ความถี่ 500 Hz (Ch1 วงจรกรองความถี่ต่ำผ่าน Ch2 วงจรกรองความถี่สูงผ่าน)



รูปที่ 5.48 การทดสอบโมดูลครอสโอเวอร์เน็ตเวิร์คที่ความถี่ 1 KHz (Ch1 วงจรกรองความถี่ต่ำผ่าน Ch2 วงจรกรองความถี่สูงผ่าน)




รูปที่ 5.49 การทดสอบโมดูลครอสโอเวอร์เน็ตเวอร์คที่ความถี่ 2 KHz (Ch1 วงจรกรองความถี่ต่ำผ่าน
Ch2 วงจรกรองความถี่สูงผ่าน)




รูปที่ 5.50 การทดสอบโมดูลครอสโอเวอร์เน็ตเวอร์คที่ความถี่ 10 KHz (Ch1 วงจรกรองความถี่ต่ำผ่าน
Ch2 วงจรกรองความถี่สูงผ่าน)

จากรูปที่ 5.47 – 5.50 เป็นการทดสอบโมดูลครอสโอเวอร์เน็ตเวอร์คโดยป้อนสัญญาณ sine wave ความถี่ 500 Hz, 1 KHz, 2 KHz, 10 KHz โดยผลการทดสอบแต่รูปบนเป็นวงจรกรองความถี่ต่ำ และ รูปล่างเป็นวงจรกรองความถี่สูงจะเห็นว่าเมื่อทำการเพิ่มความถี่ในการทดสอบขนาดของเอาต์พุต ความถี่ต่ำมีขนาดลดลงโดยที่เอาต์พุตความถี่สูงจะมีขนาดเพิ่มขึ้น เมื่อเปลี่ยนสัญญาณที่ใช้ในการทดสอบเป็นสัญญาณสองความถี่ $(0.5 \cdot \sin(400 \cdot \pi \cdot t) + 0.1 \cdot \sin(2000 \cdot \pi \cdot t))$ ผลการทดลองเป็นไปตามรูปที่ 5.51



รูปที่ 5.50 การทดสอบโมดูลครอสโอเวอร์เน็ตเวอร์คที่ความถี่ 200 Hz รวมกับ 10 KHz (Ch1 วงจรกรองความถี่ต่ำผ่าน Ch2 วงจรกรองความถี่สูงผ่าน)



รูปที่ 5.52 ต้นแบบวงจรครอสโอเวอร์เน็ตเวอร์คที่ใช้ในวิทยานิพนธ์

5.10 บทสรุป

ในบทนี้ได้อธิบายถึงขั้นตอนการออกแบบวงจรครอสโอเวอร์เน็ตเวอร์คแบบสองทางที่ให้เฟสเป็นเชิงเส้นโดยได้แบ่งวงจรออกเป็นโมดูลย่อยๆแล้วจึงทำการวิเคราะห์ ออกแบบ ก่อนที่จะนำและทำการทดสอบการทำงานในแต่ละโมดูลย่อย ซึ่งโมดูลของวงจรกรองความถี่นั้นจะมีความซับซ้อนในการสร้างมากที่สุดเนื่องจากเป็นตัวหลักในการประมวลผลซึ่งได้ทำการออกแบบด้วยโปรแกรม MATLAB ที่ได้นำเสนอไว้แล้วในบทที่ผ่านมาซึ่งหลังจากได้ค่าสัมประสิทธิ์แล้วจึงนำเอาไปสร้างวงจรครอสโอเวอร์เน็ตเวอร์คขึ้นมาก่อนที่จะนำโมดูลทั้งหมดไปรวมกันก่อนที่จะนำไปทดสอบบน FPGA อีกครั้ง ซึ่งผลการทดสอบในแต่ละโมดูลจะเห็นว่าเป็นไปตามที่ได้ทำการออกแบบไว้