

หัวข้อวิทยานิพนธ์	การออกแบบวงจรแบ่งความถี่แบบ เฟส เป็นเชิงเส้นสมบูรณ์ด้วย วงจรกรองความถี่ดิจิทัลไอ ไอ อาร์ และสร้างบน เอฟ พี จี เอ
นักศึกษา	นายเจตน์ ออสวัสดิ์
รหัสนักศึกษา	45061106
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมสารสนเทศ
พ.ศ.	2549
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.กนก เคนจิระพงศ์เวช

บทคัดย่อ

วิทยานิพนธ์นี้เป็นการเสนอการออกแบบและการสร้างวงจรดิจิทัลครอสโอเวอร์เน็ตเวิร์คแบบสองทางสำหรับย่านความถี่เสียงบนชิป เอฟ พี จี เอ (Field Programmable Gate Arrays) โดยในวิทยานิพนธ์นี้นำเสนอการสร้างโดยใช้โครงสร้างของวงจรกรองความถี่แบบ ไอ ไอ อาร์ ที่มีเฟสเป็นเชิงเส้นอย่างสมบูรณ์ ซึ่งโครงสร้างดังกล่าวจะมีข้อดีคือ มีผลตอบสนองทางเฟสต่อความถี่เป็นเชิงเส้นและผลตอบสนองกรุปดีเลิศทำให้มีลักษณะราบเรียบและมีความชันของสโลปในช่วงทรานซิชันแบนด์ที่สูงและยิ่งไปกว่านั้น ผลรวมทางขนาดต่อความถี่ของวงจรกรองความถี่ที่นำเสนอมีค่าคงที่ตลอดย่านความถี่ ซึ่งตรงกับคุณสมบัติของ all-pass function ของครอสโอเวอร์เน็ตเวิร์ค ซึ่งเป็นข้อพิจารณาหลักและเป็นประเด็นอันหนึ่งที่สำคัญมากในการออกแบบวงจรครอสโอเวอร์เน็ตเวิร์ค

ในการสร้างวงจรดังกล่าวบน เอฟ พี จี เอ นั้นได้นำเสนอการออกแบบวงจรกลับสัญญาณในเวลาจริง (Real-time time reversal) ขนาดความยาว L sample แบบ real-time และภาคหน่วงเวลา (Delay) ซึ่งใช้หน่วยความจำมาออกแบบแทนชิปรีจิสเตอร์ ซึ่งทำให้มีพื้นที่ในการออกแบบลดลง และในส่วนของวงจรกรองความถี่ ไอ ไอ อาร์ นั้น ใช้วิธีการประมวลผลแบบ DA (Distributed Arithmetic structure) ซึ่งการประมวลผลด้วยวิธีการดังกล่าวนี้จะเป็นวิธีที่หลีกเลี่ยงที่จะใช้การคูณหรือกระบวนการคูณโดยตรง แต่จะนำเอาวิธีการเปิดตารางแทน (Look-up table) ซึ่งจะมีข้อดีคือทำให้ได้ความเร็วในการประมวลผลที่สูงขึ้น