

วิทยานิพนธ์นี้เป็นการเสนอการออกแบบและการสร้างวงจรดิจิตอลครอสโซเวอร์เน็ตเวอร์คแบบสองทางสำหรับย่านความถี่เดี่ยงบนชิป FPGA (Field Programmable Gate Arrays) โดยในวิทยานิพนธ์นี้นำเสนองการสร้างโดยใช้โครงสร้างของวงจรกรองความถี่แบบ ไอ ไอ อาร์ ที่มีเฟสเป็นเชิงเส้นอย่างสมบูรณ์ ซึ่งโครงสร้างดังกล่าวจะมีข้อดีคือ มีผลตอบสนองทางเฟสต่อความถี่เป็นเชิงเส้นและผลตอบสนองกรุ๊ปดีทำให้มีลักษณะรับเรียนและมีความชันของสโลปในช่วงทรายซิชั่นแนบค์ที่สูงและยิ่งไปกว่านั้น ผลกระทบทางขนาดต่อความถี่ของวงจรความถี่ที่นำเสนอ มีค่าคงที่ตลอดย่านความถี่ซึ่งตรงกับคุณสมบัติของ all-pass function ของครอสโซเวอร์เน็ตเวอร์ค ซึ่งเป็นข้อพิจารณาหลักและเป็นประเด็นอันหนึ่งที่สำคัญมากในการออกแบบวงจรครอสโซเวอร์เน็ตเวอร์ค

ในการสร้างวงจรดังกล่าวบน FPGA นั้นได้นำเสนอการออกแบบวงจรกลับสัญญาณในเวลาจริง (Real-time time reversal) ขนาดความยาว L sample แบบ real-time (Last In First Out : LIFO) และภาคหน่วงเวลา (Delay) ซึ่งใช้หน่วยความจำมาออกแบบแทนชิปรีจิสเตอร์ซึ่งทำให้มีพื้นที่ในการออกแบบลดลง และในส่วนของวงจรกรองความถี่ IIR นั้น ใช้วิธีการประมวลผลแบบ DA (Distributed Arithmetic structure) ซึ่งการประมวลผลด้วยวิธีการดังกล่าวนี้จะเป็นวิธีที่หลีกเลี่ยงที่จะใช้การคูณหรือกระบวนการคูณโดยตรง แต่จะนำเอาวิธีการเปิดตารางแทน (Look-up table) ซึ่งจะมีข้อดีคือทำให้ได้ความเร็วในการประมวลผลที่สูงขึ้น

ABSTRACT

187554

This thesis presents an implementation of two-ways digital crossover network for audio frequencies band on FPGAs using perfect linear phase IIR filters structure base on two-pass filtering of the real-time noncausal and causal IIR subfilters. This structure has a new characteristics such as linear phase, flat group delay, high transition band and flat magnitude response over audio frequencies, these are require and the important properties in designing a novel crossover network. In order to design and implemented the circuits on FPGAs, this thesis proposes the method of designing Last In First Out (LIFO) part and Delay part by using memory instead of a shift register which the designing area is minimize. For the filter circuits, the Distributed Arithmetic (DA) structure is used for signal processing. The structure use look-up table (LUT) instead of multiplication which can reduce the processing time of the system.