

# การประเมินการถอดรหัส LDPC โดยใช้อุปกรณ์ฮาร์ดแวร์

## Evaluation of Hardware-based LDPC decoder

ห้องสมุดงานวิจัย สำนักงานคณะกรรมการวิจัยแห่งชาติ



หัวหน้าโครงการวิจัย รศ. ดร. สมศักดิ์ ชุมช่วย

โครงการวิจัยคณะวิศวกรรมศาสตร์  
สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
พ.ศ. 2554

600256039

ห้องสมุดงานวิจัย สำนักงานคณะกรรมการการวิจัยแห่งชาติ



190939



## คำนำ

ในการออกแบบโครงสร้างตัวถอดรหัส LDPC โดยใช้วิธีการผลรวมต่ำสุด (MS) และวิธีการผลรวมต่ำสุดดัดแปลง (MMS) เป็นตัวถอดรหัส ในส่วนของขั้นตอนการประมวลผล ได้ใช้เทคนิคการสลับลำดับเมตริกซ์พาริตีเช็ค (reorder parity check matrix) จึงส่งผลให้มีความสามารถในการประมวลผลซ้อนทับกัน (overlap) เพื่อเพิ่มความเร็วในการถอดรหัสอย่างไรก็ตามสำหรับการบ่งบอกถึงประสิทธิภาพของการถอดรหัสของรายงานฉบับนี้ จะบ่งบอกถึงการใช้พื้นที่ของฮาร์ดแวร์ว่ามีขนาดเล็กเพียงใดเป็นหลัก และเทคนิคในการทำงานซ้อนทับกันของหน่วยประมวลผลจะมีความเหมาะสมเมื่อนำไปใช้ในเมตริกซ์พาริตีเช็คบนมาตรฐาน IEEE 802.11n ซึ่งมีรูปแบบเมตริกซ์มาตรฐาน ที่สามารถทำตามเงื่อนไขพื้นฐานของวิธีการที่เราได้นำไปใช้

# สารบัญ

	หน้า
คำนำ.....	I
สารบัญ .....	II
สารบัญตาราง .....	IV
สารบัญรูป.....	II
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา.....	2
1.3 สมมติฐานของการศึกษา.....	3
1.4 ขอบเขตของการศึกษา .....	3
1.5 ขั้นตอนของการศึกษา.....	3
1.6 โครงสร้างรายงาน .....	4
บทที่ 2 ทฤษฎีพื้นฐานและงานวิจัยที่เกี่ยวข้อง.....	6
2.1 ระบบการสื่อสารพื้นฐาน .....	6
2.2 รหัสบล็อกเชิงเส้น (Linear Block Codes).....	7
2.3 รหัสพาริตีเช็คความหนาแน่นต่ำ .....	14
2.4 งานวิจัยที่เกี่ยวข้อง .....	28
บทที่ 3 การออกแบบการถอดรหัสแอลดีพีซี.....	31
3.1 การสลับลำดับเมตริกซ์พาริตีเช็ค (Reordering Parity Check Matrix) .....	31
3.2 การทำงานซ้อนกันของ VNU และ CNU(Overlapped Opreations of VNUs and CNUs).....	34
บทที่ 4 การออกแบบโครงสร้างภายในเอฟพีจีเอ.....	36
4.1 หน่วยประมวลผลเช็ค โหนด (CNUs Unit) .....	37
4.2 หน่วยประมวลผลบิต โหนด (VNUs Unit).....	38
4.3 หน่วยอินพุตบัฟเฟอร์ (Input Buffer Unit) .....	40
4.4 หน่วยเอาต์พุตบัฟเฟอร์ (Output Buffer Unit) .....	40
4.5 หน่วยความจำ (Memmory Unit).....	41
4.6 หน่วยควบคุม (Control Unit).....	41
บทที่ 5 การทดลองระบบถอดรหัสแอลดีพีซี.....	43
5.1 ผลการทดลองของขั้นตอนการถอดรหัสแอลดีพีซี.....	43

5.2	ผลการทดลองจากการสังเคราะห์ของเอฟพีจีเอ.....	48
บทที่ 6	สรุปผลการวิจัย และข้อเสนอแนะ .....	49
6.1	สรุปผลการวิจัย .....	49
6.2	ปัญหาที่เกิดขึ้นและข้อเสนอแนะ .....	49
	เอกสารอ้างอิง .....	51
	ภาคผนวก .....	52
	ดัชนี .....	53

## สารบัญตาราง

ตารางที่	หน้า
ตารางที่ 3.1เปรียบเทียบการใช้เวลา (cycle)ของการทำงานแต่ละรูปแบบ.....	35
ตารางที่ 5.1เปรียบเทียบการใช้พื้นที่และความถี่ของฮาร์ดแวร์ .....	48

## สารบัญรูป

รูปที่	หน้า
รูปที่ 2.1	6
รูปที่ 2.2	7
รูปที่ 2.3	20
รูปที่ 2.4	22
รูปที่ 2.5	23
รูปที่ 2.6	24
รูปที่ 2.7	24
รูปที่ 2.8	25
รูปที่ 2.9	26
รูปที่ 2.10	29
รูปที่ 2.11	30
รูปที่ 2.12	30
รูปที่ 3.1	32
รูปที่ 3.2	32
รูปที่ 3.3	33
รูปที่ 3.4	33
รูปที่ 3.5	34
รูปที่ 4.1	36
รูปที่ 4.2	37
รูปที่ 4.3	37
รูปที่ 4.4	38
รูปที่ 4.5	38
รูปที่ 4.6	39
รูปที่ 4.7	39
รูปที่ 4.8	40
รูปที่ 4.9	40
รูปที่ 4.10	41
รูปที่ 4.11	41

## สารบัญรูป(ต่อ)

รูปที่ 5.1 ผลจำลองการทำงานของหน่วยอินพุตบัพเฟอร์ก่อนสลับตำแหน่ง.....	43
รูปที่ 5.2 ผลจำลองการทำงานของหน่วยอินพุตบัพเฟอร์หลังสลับตำแหน่ง .....	43
รูปที่ 5.3 ผลจำลองการทำงานของหน่วยประมวลผล CNU ค่า magnitude bit และ Sign bit .....	44
รูปที่ 5.4 ผลจำลองการทำงานของหน่วยประมวลผล CNU ค่าเอาต์พุตต่ำสุด.....	45
รูปที่ 5.5 ผลจำลองการทำงานของหน่วยประมวลผล VNU ด้วยวิธีการหาค่าต่ำสุด (MS).....	45
รูปที่ 5.6 ผลจำลองการทำงานของหน่วยประมวลผล VNU ด้วยวิธีการหาค่าต่ำสุดตัดแปลง (MMS) .....	46
รูปที่ 5.7 ผลจำลองการทำงานของขั้นตอนการตัดสินใจ.....	47
รูปที่ 5.8 ผลจำลองการทำงานของหน่วยเอาต์พุตบัพเฟอร์.....	47