

บทที่ 5

การทดลองระบบถอดรหัสแอลดีพีซี


สำหรับผลการทดลองนั้นจะถูกแบ่งออกเป็น 2 ส่วนหลักด้วยกันคือส่วนของผลการทดลองของขั้นตอนการถอดรหัสแอลดีพีซีกับผลการทดลองจากการสังเคราะห์ระบบถอดรหัสแอลดีพีซีบนเอฟพีจีเอ ซึ่งสามารถอธิบายได้ดังนี้

5.1 ผลการทดลองของขั้นตอนการถอดรหัสแอลดีพีซี


สำหรับผลการทดลองของขั้นตอนการถอดรหัสแอลดีพีซีนั้นจะแบ่งผลการทดลองออกเป็นห้าส่วนด้วยกัน อันจะประกอบไปด้วย

5.1.1 สัญญาณการทดลองของขั้นตอนอินพุตบัพเฟอร์

ในผลการทดลองของอินพุตบัพเฟอร์โดยการทำงานหลักๆ ของหน่วยนี้คือการสลับลำดับคำรหัสที่รับเข้ามาจากช่องสัญญาณเพื่อให้สามารถประมวลซ้อนทับกันตามที่ออกแบบไว้



รูปที่ 5.1 ผลจำลองการทำงานของหน่วยอินพุตบัพเฟอร์ก่อนสลับตำแหน่ง




รูปที่ 5.2 ผลจำลองการทำงานของหน่วยอินพุตบัพเฟอร์หลังสลับตำแหน่ง

จากรูปที่ 5.1 แสดงให้เห็นถึงคำรหัสที่รับเข้ามาจากช่องสัญญาณ โดยตามเมตริกซ์พาริตีเช็คที่ออกแบบไว้ตามรูปที่ 3.3 แสดงให้เห็นว่าคำรหัสของบล็อกลำดับที่ 7 จะต้องย้ายมาอยู่ตำแหน่งบล็อกที่ 1 ซึ่งตำแหน่งของบล็อกรหัสที่ 7 ในการจำลองการทำงานจะเริ่มอยู่ในคาบเวลาที่ 326ns จนถึง 380ns ซึ่งจะมีจำนวน


27 ค่าตามขนาดของบล็อก เมื่อทำการสลับตำแหน่งแล้วเอาต์พุตที่ออกมาจากหน่วยความจำอันดับแรกคือ บล็อกที่ 7 จะแสดงให้เห็นดังรูปที่ 5.2

5.1.2 สัญญาณการทดลองของขั้นตอนการประมวลผล CNUs



รูปที่ 5.3 ผลจำลองการทำงานของหน่วยประมวลผล CNU ค่า magnitude bit และ Sign bit


เมื่อคำสั่งสลับตำแหน่งเรียบร้อยแล้วซึ่งอยู่ในขั้นตอนของตั้งค่าเริ่มต้น หลังจากนั้นจะเข้าสู่ขั้นตอนการประมวลผลของหน่วย CNUs ดังรูปที่ 5.3 เนื่องจากการประมวลผลจะแบบ 2' complement ดังนั้นเราจึงต้องจำลองการทำงานแบบเลขฐานสอง ตามรูปจะเห็นว่าในแต่ละแถวจะมีอินพุตสูงสุดอยู่ที่ 8 อินพุต (ip1 - ip8) โดยการประมวลผลจะทำงานตามสัญญาณนาฬิกา (clk) สำหรับตัวอย่างการคำนวณจะแสดงให้เห็นได้ในกรอบที่เราได้ทำไว้ เมื่อเราคำนวณที่ ip1 ซึ่งมีค่า 010111 (23) โดยเราจะไม่นำค่าที่ตำแหน่งนั้นมาคำนวณ จากนั้นจะนำค่าจากอินพุตที่เหลือทั้งหมดมาแยกบิตสัญลักษณ์กับขนาดบิต โดยขนาดบิตที่ตำแหน่ง abs1 มีค่าเท่ากับ 10111 และบิตสัญลักษณ์เท่ากับ 0 เมื่อทำการแยกค่าทั้งสองแยกออกจากกันแล้วจึงนำไปหาค่าต่ำสุดจากทั้งหมด 8 อินพุตโดยจะแสดงให้เห็นดังภาพที่ 5.4 เมื่อเราไม่คิดที่ตำแหน่งที่ต้องการค่าต่ำสุดจากทั้งหมดที่เหลือคือ 6 และเมื่อได้ค่าต่ำสุดแล้วจึงมาหาค่าบิตสัญลักษณ์ จะเห็นได้ว่าบิตสัญลักษณ์ที่เหลือมีจำนวนเป็นคู่จึงทำให้เอาต์พุตที่ 1 มีค่าเป็นบวก ดังนั้นผลลัพธ์ของการคำนวณอินพุตที่ 1 (op1) จะมีค่าเท่ากับ 6



รูปที่ 5.4 ผลจำลองการทำงานของหน่วยประมวลผล CNU ค่าเอาต์พุตต่ำสุด


5.1.3 สัญญาณการทดลองของขั้นตอนการประมวลผล VNU

การประมวลผลของ VNU จะกระทำต่อหลังจากการประมวลผล CNU โดยจะแสดงให้เห็นทั้งวิธีการหาค่าต่ำสุดและวิธีการหาค่าต่ำสุดคัดแปลงดังนี้



รูปที่ 5.5 ผลจำลองการทำงานของหน่วยประมวลผล VNU ด้วยวิธีการหาค่าต่ำสุด (MS)


จากรูปที่ 5.5 แสดงถึงการจำลองการประมวลผลของหน่วย VNU ด้วยวิธีการหาค่าต่ำสุด (MS) การประมวลผลในขั้นตอนนี้จะเป็นการหาผลรวมของหลักแต่ละหลักโดยเมื่อกำหนดที่ตำแหน่งใดจะไม่เอาค่าที่ตำแหน่งนั้นมากำหนด สามารถแสดงการคำนวณตัวอย่างได้โดยเมื่อเราคิดที่ตำแหน่งของอินพุตที่ 1 (ip 1) ซึ่งมาค่าเท่ากับ 3 จะประมวลผลโดยนำค่าทั้งหมดมารวมกันพร้อมทั้งค่า Lci ด้วย มีค่าการรวมดังนี้



รูปที่ 5.7 ผลจำลองการทำงานของขั้นตอนการตัดสินใจ

จากรูปที่ 5.7 สามารถแสดงการคำนวณตามตัวอย่างได้ดังนี้ โดยการคำนวณแบบละเอียดจะนำค่าทั้งหมดในหลักมารวมกัน รวมทั้งตำแหน่งที่คำนวณด้วยซึ่งแตกต่างจากการคำนวณในขั้นตอนของ VNU ซึ่งไม่นำตำแหน่งที่คำนวณมาคิด โดยมีค่าทั้งหมดดังนี้ $1+2+3+4+5+6-3-5-6-7-2-1+23 = 20$ เมื่อได้ค่าการตัดสินใจแบบละเอียดแล้วจึงนำมาตัดสินใจแบบหยาบ จะเห็นได้ว่าตามสมการที่ 2.56 เมื่อใดที่ $L(Q_i)$ มีค่ามากกว่า 0 จะได้ผลลัพธ์เท่ากับ 0 ดังแสดงดังรูปด้านบนที่ oph เอาต์พุตที่ออกเริ่มแรกมีค่าเท่ากับ 0

5.1.5 สัญญาณการทดลองของขั้นตอนเอาต์พุตบัพเฟอร์



รูปที่ 5.8 ผลจำลองการทำงานของหน่วยเอาต์พุตบัพเฟอร์

เมื่อการประมวลผลทั้งหมดเสร็จสิ้นและผ่านขั้นตอนของการตัดสินใจเรียบร้อยแล้ว ข้อมูลจะถูกส่งผ่านไปยังเอาต์พุตบัพเฟอร์เพื่อทำการสลับตำแหน่งคืนดังเดิมดังเช่นในรูปที่ 5.8 จะเห็นได้ว่าตำแหน่งที่เริ่มเก็บลงหน่วยความจำจะเริ่มที่ตำแหน่ง 324 ซึ่งเป็นตำแหน่งของบล็อกรที่ 1 ที่ถูกย้ายไปก่อนหน้านี้จะอยู่ที่ตำแหน่งของบล็อกรที่ 13 โดยแต่ละบล็อกรมีขนาดเท่ากับ 27 แต่จุดเริ่มเก็บข้อมูลจะต้องถูกลบออกอีกหนึ่งบล็อกรเท่ากับ $12 \times 27 = 324$ เมื่อทำการสลับตำแหน่งคืนดังเดิมทั้งหมดจึงสามารถนำข้อมูลไปใช้ได้ถูกต้อง

5.2 ผลการทดลองจากการสังเคราะห์ของเอฟพีจีเอ

จากโครงสร้างพื้นฐานที่เราออกแบบไว้ในส่วนที่ผ่านมา หน่วยประมวลผลทั้งหมดของระบบถอดรหัสแอลดีพีซีจะถูกสร้างโดยใช้ภาษา Verilog และจำลองการทำงานด้วย ModelSim XE การออกแบบทั้งหมดจะถูกสังเคราะห์ด้วยโปรแกรม Xilinx 10.1 โดยใช้อุปกรณ์ Xilinx XC2VP30-7

Xilinx Utilization Summary		
	MS	MMS
Number of Slices	10261/13696	11131/13696
Number of Slice Flip Flops	15982/27392	17216/27392
Number of 4 input LUTs	19376/27392	20080/27392
Maximum Frequency (MHz)	186.02	186.02

ตารางที่ 5.1 เปรียบเทียบการใช้พื้นที่และความถี่ของฮาร์ดแวร์

จากตารางที่ 5.1 แสดงถึงจำนวนฮาร์ดแวร์ของระบบการถอดรหัสแอลดีพีซีที่ถูกสังเคราะห์ในโปรแกรม Xilinx ซึ่งใช้เมตริกซ์พาริตีเช็คตามรูปที่ 3.3 มีขนาดคำรหัส 649 บิตและอัตรารหัสที่ 0.5 เหตุผลที่เราไม่นำมาเมตริกซ์พาริตีเช็คตามรูปที่ 3.4 มาสังเคราะห์จะชี้แจงในบทสุดท้าย โดยวิธีการหาค่าต่ำสุดจะมีการใช้พื้นที่น้อยกว่าวิธีการหาค่าต่ำสุดตัดแปลงเนื่องจากการประมวลผลในขั้นตอนของ VNU ไม่ต้องทำการสเกลลิงเฟคเตอร์ และในส่วนความเร็วสูงสุดที่ทำงานได้จะมีความเร็วเท่ากันคือ 186.02 MHz