

รัชนาท อินทรสกุล 2551: การออกแบบและสร้างระบบเพื่อใช้สำหรับการเข้ารหัส
โดยรหัสสัญลักษณ์นอนในนาฬิกาด้วยบอร์ด FPGA ปริญญาวิศวกรรมศาสตรมหาบัณฑิต
(วิศวกรรมไฟฟ้า) สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมไฟฟ้า ประธานกรรมการ
ที่ปรึกษา: ผู้ช่วยศาสตราจารย์อุคนา ตันทุมเวศม์, Ph.D. 83 หน้า

การเข้ารหัสโดยรหัสสัญลักษณ์นอนเป็นวิธีการหลักที่ทำให้ระบบสื่อสารมีความน่าเชื่อถือ¹
โดยเฉพาะอย่างยิ่งในระบบสื่อสารไร้สาย ซึ่งสัญญาณเก็บทั้งหมดจะถูกออกแบบให้ใช้กับ²
สัญลักษณ์ในนาฬิกาเพื่อความสะดวก แต่ก็มีการใช้งานบางอย่างที่ต้องการใช้สัญลักษณ์นอนในนาฬิกา³
 เช่น ในส่วนรหัสภายนอกของรหัสคอนค่าทินต ตัวอย่างที่สนใจ คือ วิธีการลดรหัสแบบวงกตเตอร์⁴
 ซึ่งในปัจจุบันได้มีการใช้สัญลักษณ์ขนาดใหญ่ ซึ่งโดยทั่วไปคือ 32 บิต⁵
 ต่อสัญลักษณ์ ที่จะทำให้วิธีการเข้ารหัสโดยรหัสสัญลักษณ์มีลักษณะที่แตกต่างไปจากเดิมที่ใช้
 กับสัญลักษณ์ในนาฬิกา⁶

งานวิจัยนี้เป็นการสร้างระบบการเข้ารหัสโดยรหัสสัญลักษณ์นอนในนาฬิกาโดยใช้
 การสร้างวงจรรวม ซึ่งระบบการเข้ารหัสคอนโวโลชัน (3, 2, 2) และระบบการลดรหัสด้วยวิธี
 เวงกตเตอร์ซึ่งในตัวอย่างนี้คือบอร์ด FPGA นี้สามารถทำการเข้ารหัสคอนโวโลชันสัญลักษณ์⁷
 นอนในนาฬิกาขนาด 32 บิตต่อสัญลักษณ์ได้ และสามารถแก้ไขความผิดพลาดบางแบบซึ่งเป็นการ
 ทดสอบพิสูจน์เบื้องต้นบางส่วนในการเชื่อมต่อประสานระหว่างบอร์ด FPGA กับเครื่อง⁸
 คอมพิวเตอร์⁹

Rachanon Intharasakul 2008: Design and Implementation System for Nonbinary Encoder and Decoder with FPGA Board. Master of Engineering (Electrical Engineering), Major Field: Electrical Engineering, Department of Electrical Engineering. Thesis Advisor: Assistant Professor Usana Tuntolavest, Ph.D. 83 pages.

Channel coding is the main method to increase reliability of data communications, especially for wireless communication systems. Almost all channel codes were designed for binary symbol for simplicity. However, some applications require the use of nonbinary symbol such as the outer codes of concatenated codes. A particular example is convolutional vector symbol decoding which was designed for large symbols. The typical size is 32 bits/symbol. In this case, the method and the system for encoding and decoding them need to be redesigned.

This thesis is focused on the design and implementation of nonbinary encoding and decoding system using integrated circuit technology by FPGA board. To test the designed systems and the interface between the FPGA board and the computer, the (3, 2, 2) nonbinary convolutional encoding with 32 bits/symbol and some functions of vector symbol decoding have been implemented. They worked exactly as designed.