

บทที่ 2

ทฤษฎีการทำงานของมอสทรานซิสเตอร์ และเทคโนโลยีซีมอส


2.1 บทนำ

งานวิจัยนี้เป็นการศึกษาค้นคว้าเกี่ยวกับหารออกแบบวงจรที่สมองโครสโครสโดยใช่วงจรโอทีเอ (OTA) ที่มีโครงสร้างภายในเป็นมอสทรานซิสเตอร์เป็นอุปกรณ์พื้นฐาน ในการออกแบบดังนี้ จึงจำเป็นต้องศึกษาเกี่ยวกับเทคโนโลยีของซีมอส (CMOS Technology) และทฤษฎีพื้นฐานต่าง ๆ ของมอสทรานซิสเตอร์เนื้อหาในบทนี้ ได้อธิบายถึงทฤษฎีที่เกี่ยวข้องประกอบด้วย บทนำเทคโนโลยีของมอสทรานซิสเตอร์ ทฤษฎีการทำงานของมอสทรานซิสเตอร์ โครงสร้างและสัญลักษณ์ของมอสทรานซิสเตอร์ชนิดของมอสทรานซิสเตอร์ แบบจำลองของมอสทรานซิสเตอร์ เลย์เอาต์ของมอสเฟตวงจรมูลของมอสทรานซิสเตอร์ ผลตอบสนองความถี่ และบทสรุป

2.2 เทคโนโลยีของมอสทรานซิสเตอร์

ทรานซิสเตอร์สนามไฟฟ้าแบบโลหะ-ออกไซด์-สารกึ่งตัวนำ (Metal-Oxide-Semiconductor Field Effect Transistor) หรือมอสเฟต (MOSFET) เป็นทรานซิสเตอร์ที่ได้รับความนิยมอย่างมากในปัจจุบันเทคโนโลยีในการสร้างวงจรรวมขนาดใหญ่ (Very Large Scale Integrated circuit VLSI) เป็นการผลิตวงจรรวมที่นำมอสทรานซิสเตอร์มาใช้สำหรับออกแบบวงจรแอนะล็อกวงจรดิจิทัล และหน่วยความจำโดยปราศจากตัวต้านทาน และไดโอด สาเหตุที่ทำให้มอสทรานซิสเตอร์ได้รับความนิยมนำไปใช้งาน เนื่องจากกระบวนการผลิตที่ได้ถูกพัฒนาอย่างต่อเนื่องส่งผลให้มอสทรานซิสเตอร์ที่สร้างขึ้นมีคุณสมบัติที่ใกล้เคียงกับอุดมคติมากและสามารถสร้างมอสทรานซิสเตอร์ได้ขนาดเล็กโดยใช้พื้นที่ของซิลิคอนบนไอซ์น้อย กระบวนการผลิตไม่ซับซ้อนเมื่อเทียบกับทรานซิสเตอร์ชนิดไบโพลาร์ ตลอดทั้งทรานซิสเตอร์ชนิดมอสมีอินพุตอิมพีแดนซ์สูงจึงทำให้มีความต้องการกำลังสวิตเพียงเล็กน้อยซึ่งสามารถนำไปใช้ในการออกแบบวงจรลอจิก และวงจรเชิงเส้นที่ต้องการกำลังงานต่ำ ๆ ได้เป็นอย่างดี

ในการออกแบบวงจรรวมจะนิยมใช้เทคโนโลยีอยู่สองแบบคือ แบบไบโพลาร์ (BJT) และแบบมอส (MOS) โดยกระบวนการทั้งหมดจะอยู่บนรากฐานของเทคโนโลยีซิลิคอน (Silicon Integrate Circuit Technology) ดังแสดงในรูปที่ 2.1 งานวิจัยนี้ได้ใช้มอสทรานซิสเตอร์เป็นอุปกรณ์พื้นฐาน




รูปที่ 2.1 แผนผังของเทคโนโลยีวงจรรวม

2.3 ทฤษฎีของมอสทรานซิสเตอร์


มอสทรานซิสเตอร์จัดได้ว่าเป็นทรานซิสเตอร์ ประเภทอาศัยผลของปรากฏการณ์ของสนามไฟฟ้า (Field effect transistors) หรือ เฟต (FET) ประเภทหนึ่งซึ่งจะทำงานโดยอาศัยค่าแรงดัน เพื่อไปควบคุมค่าของกระแสที่ไหลผ่านทรานซิสเตอร์ และกระแสที่ถูกควบคุมจะเป็นกระแส ซึ่งเกิดจากพาหะประจุหลักเท่านั้น (Majority carrier device) ซึ่งตรงข้ามกับกรณีของไบโพลาร์ทรานซิสเตอร์ ซึ่งกระแสที่ถูกควบคุมจะเป็นกระแสซึ่งเกิดจากการไหลของพาหะนำประจุรองในบริเวณเบส (Minority carrier device) ดังนั้นจึงเรียกว่ามอสทรานซิสเตอร์ว่า มอสเฟต (MOSFET) หรืออาจจะเรียกว่า IGFET (Insulated gate field effect transistor)

2.3.1 โครงสร้างและสัญลักษณ์ของมอสทรานซิสเตอร์

มอสทรานซิสเตอร์สามารถจำแนกตามลักษณะการทำงานได้สองแบบคือแบบเอ็นฮานซ์เมนต์หรือแบบวิธีเพิ่มพูน (Enhancement Metal-Oxide Field Effect Transistor) และแบบวิธีปลดพาหะ (Depletion Metal-Oxide Field Effect Transistor) ในแต่ละแบบสามารถแบ่งได้สองชนิดคือชนิดแชนแนลพี (P-channel type) และชนิดแชนแนลเอ็น (N-channel type) โดยในรูปที่ 2.2 (ก) และ (ข) แสดงภาพตัดขวางของมอสทรานซิสเตอร์ซึ่งมีช่องว่าง(Channel) กระแสเป็นชนิดคอนแบบ n ดังนั้นจึงเรียกทรานซิสเตอร์ประเภทดังกล่าวว่าเป็นมอสทรานซิสเตอร์แบบ n แชนแนล หรือ nMOST จากรูปที่ 2.2 จะเห็นได้ว่า มอสทรานซิสเตอร์มีส่วนของแชนแนลเอ็นอยู่บนซิลิคอนชนิดพีของซับสเตรต (Substrate) ที่ปลายสุดของแชนแนลเอ็นติดอยู่กับ n^+ สองส่วนซึ่งถูกเชื่อมสายให้เข้มข้นขึ้น เพื่อให้มีความต้านทานต่ำและให้หน้าสัมผัสต่อเข้ากับซอร์ส (Source) และเดรน (Drain) ที่ผิวของแชนแนลมีผลึกออกไซด์บาง ๆ และโลหะ (อลูมิเนียม) ต่อไปยังเกิดบริเวณดังกล่าวประกอบด้วยโลหะ (Metal) ออกไซด์ (Oxide) และสารกึ่งตัวนำ (Semiconductor) ผลจากการสร้าง



(ก)




(ข)

รูปที่ 2.3 (ก) แสดง pMOST แบบเอ็นฮานซ์เมนต์โหมด (ข) แสดง pMOST แบบโหมดปลดพาหะ

2.3.2 ความสัมพันธ์ระหว่างกระแสและแรงดัน

การออกแบบวงจรรวมที่ใช้เทคโนโลยีซีมอสส่วนมากนิยมใช้มอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ หรือแบบวิธีเพิ่มพูน ดังนั้นในงานวิจัยนี้จะพิจารณาเฉพาะมอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ หรือแบบวิธีเพิ่มพูน จากรูป 2.4 แสดงภาพตัดขวาง และลักษณะการไบแอสของ nMOST เพื่อให้ nMOST ทำงานอย่างเหมาะสม จะเห็นได้ว่าบริเวณฐานรอง (Substrate) และซอร์ส (Source) ของ nMOST ต่อกับกราวด์ ส่วนแรงดันที่ขาเดรน (Drain) จะมีค่าสูงกว่าค่าแรงดันที่ขาซอร์สเล็กน้อย นั่นคือ $V_{DS} > 0$ และ $|V_{DS}|$ มีค่าต่ำกว่าค่าแรงดันที่ขาเกตเมื่อเทียบกับขาซอร์ส หรือ V_{GS} จะมีค่าสูงกว่าแรงดันขีดเริ่มหรือ V_{th} ดังนั้นจะเกิดขึ้นอินเวอร์ชันแบบหยาบอยู่ใต้บริเวณขาเกต ณรอยต่อระหว่างซิลิคอนกับออกไซด์เชื่อมต่อบริเวณ n^+ ของขาซอร์สและขาเกต นอกจากบริเวณที่ขอบบริเวณ n^+ และ n จะเกิดบริเวณพร่องพาหะนำประจุ (Depletion layer) หรือบริเวณประจุสถิต (Space-charge layer) โดยความกว้างของบริเวณพร่องประจุทางด้านขาเดรนจะกว้างกว่าบริเวณขา

ซอร์สในขณะเดียวกันถ้าป้อนแรงดันระหว่างขาเดรนและขาซอร์ส (V_{DS}) สนามไฟฟ้าก็จะเกิดขึ้นระหว่างขาทั้งสองและทำให้เกิดอิเล็กตรอนอิสระในชั้นอินเวอร์ชันเคลื่อนที่ส่งผลให้เกิดระหว่างขาเดรนและขาซอร์ส กระแสดังกล่าวจะไหลภายในชั้นอินเวอร์ชัน ซึ่งเรียกว่า ช่องทางเดินกระแส (Channel) เพียงแต่ว่าประจุพาหะภายในเป็นชั้นอินเวอร์ชันแบบ p



รูปที่ 2.4 แสดงภาพตัดขวางและลักษณะการไบแอสของ nMOST

2.3.3 การนำกระแสของมอสทรานซิสเตอร์


การวิเคราะห์หากระแสที่ไหลผ่านมอสทรานซิสเตอร์ตามรูปที่ 2.5 (ก) โดยใช้สมการกระแสพื้นฐานดัง [18]-[19]

$$I(y) = Q(y)V(y) \quad (2.1)$$


โดยที่ $Q(y)$ คือจำนวนประจุพาหะอิสระ (Free carrier) (กรณีของ nMOS หมายถึงอิเล็กตรอนและกรณี pMOS หมายถึงโฮล) และ $V(y)$ คือความเร็วของพาหะที่ตำแหน่ง y ใด ๆ ประจุพาหะอิสระภายในช่องนำกระแสเกิดขึ้นเมื่อ $V_{GS} > V_{Th}$ และมีค่าเท่ากับ

$$Q = WC_{ox}(V_{GS} - V_{Th}) \quad (2.2)$$

เมื่อจ่ายแรงดันระหว่างขาเดรนและขาซอร์สตามรูปที่ 2.5 (ข) สนามไฟฟ้าที่เกิดขึ้นทำให้ประจุพาหะเคลื่อนที่และทำให้เกิดกระแสระหว่างขาเดรนและขาซอร์ส ในกรณีของ nMOS แรงดันที่ขาเดรนมีค่าสูงกว่าที่ขาซอร์ส ดังนั้นแรงดันที่ตำแหน่งต่าง ๆ ภายในช่องทางเดินกระแส $V(y)$ จึงมีค่าที่แตกต่างกัน



(ก)



(ข)

รูปที่ 2.5 ภาพตัดขวางของมอสทรานซิสเตอร์และแกน y ที่ใช้อ้างอิงตำแหน่งภายในช่องทางเดินกระแส

เนื่องจากความแตกต่างกันของค่าแรงดันระหว่างขาเกต และที่จุดต่าง ๆ ภายในช่องทางเดินกระแสมีค่าเท่ากับ $V_{GS} - V(y)$ ดังนั้นประจุพาหะในช่องทางเดินกระแสที่ตำแหน่งต่าง ๆ ของ nMOS จึงมีค่าเท่ากับ

$$Q(y) = -WC_{ox}(V_{GS} - V(y) - V_{Th}) \quad (2.3)$$

โดยที่เครื่องหมายลบหมายถึงประจุอิเล็กตรอน ความเร็ว (Velocity, V) ของประจุพาหะแปรผันกับ ความคล่องตัว (Mobility, μ) ของประจุพาหะและสนามไฟฟ้า (Electric field, E) หรือ

$$V(y) = -\mu \frac{dV(y)}{dy} v(y) = \mu E(y) \quad (2.4)$$

เนื่องจาก $E(y) = -dV(y)/dy$ ดังนั้นความเร็วของประจุจึงมีค่าเท่ากับ

$$V(y) = -\mu \frac{dV(y)}{dy} v(y) \quad (2.5)$$

ดังนั้นสามารถคำนวณหากระแสของมอดูเลชันซิสเตอร์โดยการแทนสมการที่ (2.3) และ (2.4) ลงในสมการที่ (2.1)

$$I_D = WC_{ox} (V_{GS} - V(y) - V_{Th}) \mu \frac{dV(y)}{dy} v(y) \quad (2.6)$$

ทำการอินทิเกรตสมการที่ (2.6) จากขาซอร์ส ($y = 0$) ไปยังขาเดรน ($y = L$) จะได้

$$\int_{y=0}^{y=L} I_D dy = \int_{V(y=0)=0}^{V(y=L)=V_D} WC_{ox} (V_{GS} - V(y) - V_{Th}) dV(y) \quad (2.7)$$

จากสมการที่ (2.7) กระแส I_D มีค่าเท่ากับ

$$I_D = \mu C_{ox} \frac{W}{L} \left[(V_{GS} - V_{Th}) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (2.8)$$

จากสมการที่ (2.8) กระแส I_D จะมีค่าสูงสุดเมื่อ $V_{DS} = V_{GS} - V_{Th}$

$$I_{D(\max)} = \mu C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2 \quad (2.9)$$

เมื่อ μ คือ ค่าความคล่องตัว (Mobility) ของโฮลหรืออิเล็กตรอน


C_{ox} คือ ความจุไฟฟ้าต่อพื้นที่หนึ่งหน่วยของตัวเก็บประจุระหว่างขาเกตและชั้นนอกไซด์

L คือ ความยาวของแชนแนล


W คือ ความกว้างของแชนแนล

เมื่อแรงดันที่ขาเดรนมีค่าเท่ากับ $V_{DS} = V_{GS} - V_{Th}$ แรงดันภายในช่องนำกระแสที่ขาเดรน ($y = L$) จะมีค่าเท่ากับ $V_{GS} - V_{Th}$ ทำให้จำนวนพาหะที่ขาเดรนมีค่าเท่ากับศูนย์ ซึ่งเรียกปรากฏการณ์ที่


จำนวนพาหะที่เข้าเดรนมีค่าเท่ากับศูนย์ว่าปรากฏการณ์พินช์ออฟ (Pinch off) หรือแรงดันอิ่มตัว (Saturation voltage, V_{DSAT}) และการนำกระแสของมอสทรานซิสเตอร์ที่ค่าแรงดัน V_{DS} มีค่าน้อยกว่าแรงดัน V_{DSAT} เรียกว่าการนำกระแสในโหมดเชิงเส้น (Linear region) สามารถแสดงลักษณะของช่องทางเดินกระแสและกระแส I_D ได้ดังรูปที่ 2.6




(ก)



(ข)




(ค)



(ง)

รูปที่ 2.6 แสดงลักษณะของช่องทางเดินกระแสและกระแส I_D เมื่อ V_{DS} มีค่าต่าง ๆ


รูปที่ 2.7 แสดงความสัมพันธ์ระหว่างกระแส drain (I_D) กับค่าแรงดันระหว่างขา drain และขาซอร์ส (V_{DS}) สำหรับค่าแรงดันระหว่างขาเกตและขาซอร์ส (V_{GS}) ต่าง ๆ ทั้งในบริเวณไม่อิ่มตัวและในบริเวณอิ่มตัว




รูปที่ 2.7 แสดงความสัมพันธ์ระหว่างกระแสขา drain (I_D) กับค่าแรงดันระหว่างขา drain และขาซอร์ส (V_{DS})

2.3.4 การมอดูเลตความยาวของแชนแนล

จากรูปที่ 2.8 ในกรณีที่ $V_{GS} > V_{Th}$ และ $V_{DS} > V_{DSAT}$ จะเห็นได้ว่าความยาวของช่องทางเดินกระแสมีค่าลดลง โดยที่ยังคงมีประจุพาหะระหว่างจุดสิ้นสุดความยาวของแชนแนลและขาคอน ซึ่งปรากฏการณ์นี้เรียกว่า ปรากฏการณ์มอดูเลตความยาวของแชนแนล (Channel length modulation effect) ซึ่งในการใช้มอสทรานซิสเตอร์ ส่วนมากจะถูกไบแอสให้อยู่ในสถานะอิ่มตัว (Saturation region) จากรูปที่ 2.8 (ข) สามารถคำนวณหากระแส I_D ได้จากสมการที่ (2.7) โดยการอินทิเกรตจากขาซอร์ส ($y = 0$) ไปจนถึงจุดสิ้นสุดความยาวของแชนแนล ($y = L$)



(ก)



(ข)

รูปที่ 2.8 (ก) แสดงจุด Pinch-off เมื่อ $V_{DS} = V_{DSAT}$ (ข) แสดงจุด Pinch-off เมื่อ $V_{DS} > V_{DSAT}$

$$\int_{y=0}^{y=L} I_D dy = \int_{V(y=0)=0}^{V(y=L)} WC_{ox}(V_{GS} - V(y) - V_{Th})dV(y) \quad (2.10)$$

หรือ

$$\int_{y=0}^{y=L-\Delta L} I_D dy = \int_{V(y=0)=0}^{V_{DSAT}} WC_{ox} (V_{GS} - V(y) - V_{Th}) dV(y) \quad (2.11)$$


โดยที่ ΔL คือระยะจากจุดสิ้นสุดของความยาวของแชนแนลไปถึงขาเดรน ดังนั้นในสมการที่(2.11) จะได้กระแส I_D มีค่าเท่ากับ

$$I_D = \mu C_{ox} \frac{W}{L - \Delta L} (V_{GS} - V_{Th})^2 \quad (2.12)$$

จากสมการที่ (2.9) I_{Dmax} นำมาเปรียบกับสมการที่(2.12) จะได้ว่า

$$I_D = \frac{I_{Dmax}}{1 - \Delta L / L} \quad (2.13)$$

ดังนั้นจากสมการที่(2.13) จะเห็นได้ว่าถ้าเพิ่มแรงดัน $V_{DS} > V_{DSAT}$ ก็จะทำให้ ΔL มีค่าเพิ่มขึ้น และทำให้กระแส I_D มีค่าเพิ่มขึ้น ในกรณีที่ L ของมอสทรานซิสเตอร์มีค่ามาก ซึ่งจะประมาณได้ว่า $\Delta L / L \ll 1$ แสดงได้ว่ากระแส I_D มีค่าคงที่ไม่ได้ขึ้นกับแรงดัน V_{DS} ดังแสดงในรูปที่ 2.9



รูปที่ 2.9 แสดงความสัมพันธ์ระหว่างกระแส I_D และ V_{DS} เมื่อ L มีการเปลี่ยนค่า

จากสมการที่ (2.13) ถ้า ΔL มีค่าน้อย จะประมาณได้ว่า

$$\frac{1}{1 - \Delta L / L} \cong 1 + \Delta L / L \quad (2.14)$$

และนอกจากนี้ถ้า ΔL มีการเพิ่มขึ้นแบบเชิงเส้นกับ V_{DS}

$$\Delta L / L = \lambda V_{DS} \quad (2.15)$$

โดยที่ λ คือ สัมประสิทธิ์ การมอดูเลตความยาวของช่องนำกระแส (Channel length modulation Coefficient) จากสมการที่ (2.14) และ (2.15) ทำให้กระแส I_D ในสมการที่ (2.13) มีค่าเท่ากับ

$$I_D = I_{D(\max)}(1 + \lambda V_{DS}) = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2 (1 + \lambda V_{DS}) \quad (2.16)$$

ดังนั้นจะเห็นได้ว่าการออกแบบวงจรรวมต้องคำนึงถึงค่าสัมประสิทธิ์ การมอดูเลตความยาวของช่องนำกระแส (λ) เพื่อให้กระแส I_D ในโมเดลมีค่าคงที่ λ ควรมีค่าต่ำ ๆ เมื่อพิจารณาที่ $\lambda = 0$ กระแส I_D ของมอสทรานซิสเตอร์ในโมเดลมีค่าเท่ากับ

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2 \quad (2.17)$$

จากสมการที่ (2.17) จะเห็นได้ว่ากระแส I_D ของมอสทรานซิสเตอร์ จะมีความสัมพันธ์ในลักษณะยกกำลังสองกับ $V_{GS} - V_{Th}$ หรือเป็นที่รู้จักว่าเป็นอุปกรณ์ที่มีความสัมพันธ์แบบกำลังสอง (Square law device) ในการออกแบบวงจรจึงมีความจำเป็นต้องวิเคราะห์หากระแส I_D การทำงานของมอสทรานซิสเตอร์ซึ่งได้สรุปเป็นขั้นตอนดังนี้

ขั้นตอนที่ 1 เปรียบเทียบระหว่าง V_{GS} และ V_{Th}

ถ้า $V_{GS} < V_{Th}$: มอสทรานซิสเตอร์ทำงานในโหมดคัทออฟ (Cut off) และ $I_D = 0$

ถ้า $V_{GS} > V_{Th}$: พิจารณาขั้นตอนที่ 2

ขั้นตอนที่ 2 เปรียบเทียบระหว่าง V_{DS} และ V_{DSAT}

ถ้า $V_{DS} < V_{DSAT}$: มอสทรานซิสเตอร์ทำงานในโหมดเชิงเส้น (Linear region)

$$I_D = \mu C_{ox} \frac{W}{L} \left[(V_{GS} - V_{Th}) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

ถ้า $V_{DS} > V_{DSAT}$: มอสมทรานซิสเตอร์ทำงานในโหมดอิ่มตัว (Saturation region)

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

2.3.5 การทำงานในโหมดต่ำกว่าแรงดันขีดเริ่ม (Subthreshold operation)


ในทางปฏิบัติเมื่อ V_{GS} มีค่าเท่ากับแรงดันขีดเริ่ม (V_T) หรือน้อยกว่าแรงดันขีดเริ่มเล็กน้อย กระแสของ MOSFET ไม่ได้มีค่าเท่ากับศูนย์อย่างที่ได้อธิบายไว้ก่อนหน้านี้ กล่าวคือ MOSFET จะยังคงนำกระแสที่มีค่าน้อยมาก การนำกระแสของ MOSFET เมื่อถูกเรียกว่า การนำกระแสในโหมดต่ำกว่าแรงดันขีดเริ่ม (Subthreshold conduction) การนำกระแสในโหมดนี้มีกลไกที่แตกต่างจากกลไกการนำกระแสในโหมดเชิงเส้นและโหมดอิ่มตัวอย่างสิ้นเชิง กล่าวคือกระแสที่ได้เป็นกระแสที่เกิดจากการแพร่ (Diffusion current) (คล้ายคลึงกับทรานซิสเตอร์แบบไบโพลาร์) แทนที่จะเป็นกระแสที่เกิดจากสนามไฟฟ้า (Drift current)

กระแสของ MOSFET ที่ทำงานในโหมดต่ำกว่าแรงดันขีดเริ่มมีค่าเท่ากับ


$$I_{D(\text{Subthreshold})} = I_S e^{\frac{q(V_{GS} - V_T - V_{\text{offset}})}{nKT}} (1 - e^{-\frac{qV_{DS}}{KT}}) \quad (2.18)$$

โดย I_S เป็นค่าคงที่ที่ V_{offset} มีค่าอยู่ในช่วง -0.1 ถึง 0.1 และตัวแปร n เป็นเทอมที่มีค่า $n \geq 1$

รูปที่ 2.10 ก) แสดงกราฟความสัมพันธ์ระหว่าง I_D (ในสเกล log) และ V_{GS} ของ MOSFET ที่มี $V_T = 0.5 \text{ V}$ เราจะเห็นได้ว่า เมื่อ $V_{GS} < V_T$ กระแส I_D เปลี่ยนแปลงในลักษณะเชิงเส้นในสเกล log ซึ่งก็หมายความว่า I_D มีการเปลี่ยนแปลงแบบเอกซ์โพเนนเชียลกับ V_{GS} (ดูสมการที่ (2.18))



ก)



ข)

รูปที่ 2.10 กราฟความสัมพันธ์ระหว่าง I_D (log สเกล) และ V_{GS} [20]

รูปที่ 2.10 ข) แสดงผลกระทบของอุณหภูมิต่อกระแสในโหมดต่ำกว่าแรงดันขีดเริ่ม เราสังเกตเห็นว่าความชันของกราฟมีค่าเพิ่มขึ้นเมื่ออุณหภูมิมียค่าลดลง ความชันนี้มีบทบาทสำคัญโดย

เป็นตัวบ่งบอกความสามารถในการเปิด (Turn on) และการปิด (Turn off) ของ MOSFET ว่าจะมีความใกล้เคียงกับสวิตช์ (Switch) ในอุดมคติเพียงใด โดยปกติแล้ว MOSFET ที่ดีควรมีกระแสที่ลดลงอย่างรวดเร็วเมื่อ $V_{GS} < V_T$

เทอมที่เรียกว่า ความชันในโหมดต่ำกว่าแรงดันขีดเริ่ม (Subthreshold slope, S) ได้ถูกนิยามขึ้นเพื่อบ่งบอกคุณสมบัติการทำงานเป็นสวิตช์ MOSFET ในโหมดนี้ โดยถูกนิยามให้มีค่าเท่ากับแรงดัน V_{GS} ที่ทำให้กระแส I_D ในโหมดต่ำกว่าแรงดันขีดเริ่มมีค่าลดลง 10 เท่า โดยปกติแล้วเราประสงค์ให้ S มีค่าน้อยที่สุดเพื่อว่า MOSFET สามารถทำงานได้ใกล้เคียงกับสวิตช์ (Switch) เปิด-ปิดในอุดมคตินั้นเอง เพื่อให้เข้าใจเทอม S ยิ่งขึ้น ขอให้พิจารณา MOSFET ในโหมดต่ำกว่าแรงดันขีดเริ่ม อัตราส่วนของกระแส I_D ต่อกระแสที่ลดลงไป 10 เท่าสามารถแสดงได้เป็น

$$\frac{I_D}{I_D/10} = \frac{I_s e^{\frac{q(V_{GS}-V_T-V_{offset})}{nKT}} (1-e^{-\frac{qV_{DS}}{KT}})}{I_s e^{\frac{q(V_{GS}-V_T-V_{offset})}{nKT}} (1-e^{-\frac{qV_{DS}}{KT}})} \quad (2.19)$$

หรือ

$$10 = e^{\frac{q(V_{GS1}-V_{GS2})}{nKT}} = e^{\frac{q\Delta V_{GS}}{nKT}} \quad (2.20)$$

จากสมการที่ (2.20) เราสามารถหา ΔV_{GS} ได้เท่ากับ

$$\Delta V_{GS} = \frac{nKT}{q} \ln(10) = S \quad (2.21)$$

จากสมการที่ (2.21) ถ้าอุณหภูมิ $T=300K$ และ $n=1$ เราจะได้ S มีค่าเท่ากับ $S \cong 60$ mV/decade อย่างไรก็ตามเนื่องจากเทอมของ MOSFET มีค่ามากกว่าหนึ่ง ส่งผลให้ S ที่ได้มีค่ามากกว่า 60 mV/decade ($S \cong 90$ mV/decade เมื่อ $n=1.5$) นอกจากนี้ S ยังสามารถใช้บ่งบอกว่าเราก็คำนวณค่ากระแสได้โดยมีกระแสรั่วไหลเพียงเล็กน้อย [21]

2.4 รูปแบบจำลองของ MOSFET (MOSFET Models) [22]-[23]

โปรแกรมจำลองการทำงานของวงจร (Circuit simulator program) มีบทบาทสำคัญในปัจจุบัน โดยโปรแกรมดังกล่าวถูกใช้เพื่อออกแบบ และตรวจสอบว่าวงจรที่ได้สามารถทำงานได้ตามข้อกำหนด (Specification) หรือไม่ก่อนที่จะถูกส่งไปสร้างจริง ตัวอย่างของโปรแกรมหาดังกล่าวที่ได้รับความนิยมได้แก่โปรแกรมสไปซ์ (Simulation Program with Integrated Circuit Emphasis, SPICE) ในปี ค.ศ. 1960 โปรแกรมสไปซ์ถูกพัฒนาโดย Larry Nagel (ภายใต้คำแนะนำของ Ron Rohrer ซึ่งเป็นอาจารย์ที่ปรึกษาในขณะนั้น) ที่ University of California at Berkeley โปรแกรมสไปซ์ ณ เวลานั้น ไม่ได้ถูกเรียกว่าสไปซ์ แต่มีชื่อว่า แคนเซอร์ (CANCER) ซึ่งย่อมาจาก Computer

Analysis of Nonlinear Circuit, Excluding Radiation โปรแกรม CANCER สามารถใช้วิเคราะห์พฤติกรรมพื้นฐานของวงจรอิเล็กทรอนิกส์ทั่วไปได้แก่ พฤติกรรมไฟตรง(DC analysis) พฤติกรรมไฟสลับ (AC analysis) และการตอบสนองทางเวลา (Transient analysis) โปรแกรม CANCER ได้ถูกพัฒนาได้ดียิ่งขึ้นจนต่อมาได้ใช้ชื่อว่า SPICE1 ในปี ค.ศ. 1972 ใน SPICE1 แบบจำลอง Ebers-Moll ของทรานซิสเตอร์แบบไบโพลาร์ถูกเปลี่ยนเป็นแบบจำลอง Gummel-Poon นอกจากนั้นแบบจำลองของ MOSFET และ JFET ได้ถูกเพิ่มเข้าไปในโปรแกรม

โปรแกรม SPICE1 ได้ถูกพัฒนาให้มีความสามารถเพิ่มขึ้นโดยใช้การวิเคราะห์นดแบบใหม่ (Modified Nodal Analysis) ประกอบกับการจัดการกับหน่วยความจำที่มีประสิทธิภาพยิ่งขึ้น จนต่อมากลายเป็น SPICE2 (ค.ศ. 1975) และ SPICE3 (ค.ศ. 1985) ในปัจจุบันโปรแกรม SPICE กลายเป็นเครื่องมือที่สำคัญทั้งในวงการศึกษานำไปใช้ในการเรียนการสอน และในวงจรอุตสาหกรรมวงจรรวม (Integrated circuit industry) เพื่อใช้ออกแบบวงจร โปรแกรม SPICE ได้ถูกพัฒนาอย่างต่อเนื่องจากบริษัทชั้นนำหลายบริษัทจนทำให้โปรแกรม SPICE มีชื่อทางการค้าที่แตกต่างกันออกไป เช่น HSPICE (บริษัท Synopsys) และ ORCAD-SPICE (บริษัท Cadence) เป็นต้น

เพื่อให้โปรแกรมจำลองสามารถทำนายผลการทำงานของวงจรได้อย่างถูกต้อง แบบจำลองของอุปกรณ์ไฟฟ้า (เช่น ตัวต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำและทรานซิสเตอร์) ได้ถูกป้อนให้กับโปรแกรมจำลองการทำงาน เพื่อให้ผู้อ่านเข้าใจความหมายของคำว่า 'แบบจำลอง' มากยิ่งขึ้น ขอให้พิจารณาตัวต้านทานซึ่งเป็นอุปกรณ์ทางไฟฟ้าชนิดหนึ่ง แบบจำลองกระแสตรงของตัวต้านทานในที่นี้คือสมการความสัมพันธ์ระหว่างกระแสและแรงดัน ($V=IR$) เมื่อแบบจำลอง (หรือสมการ) ของตัวต้านทานได้ถูกป้อนให้กับโปรแกรมจำลองการทำงานแล้ว โปรแกรมก็สามารถวิเคราะห์เพื่อหาค่าของกระแสและแรงดันของตัวต้านทานได้ (โดยไม่จำเป็นต้องนำตัวต้านทานมาต่อจริง) ในทำนองเดียวกันแบบจำลองของ MOSFET ต้องถูกป้อนให้กับโปรแกรมจำลองการทำงานด้วยเพื่อให้โปรแกรมสามารถวิเคราะห์วงจรที่มี MOSFET ได้ปัจจุบันนี้แบบจำลองหลายรูปแบบของ MOSFET ได้ถูกพัฒนาขึ้น แบบจำลองพื้นฐานของ MOSFET ที่ปรากฏอยู่ในโปรแกรมสไปซ์ทั่วไป ได้แก่ แบบจำลองระดับหนึ่ง (Level 1) ระดับสอง (Level 2) และระดับสาม (Level 3)

2.4.1 แบบจำลองระดับหนึ่ง (Level 1 model)

แบบจำลองระดับหนึ่งของ MOSFET หรือที่รู้จักกันว่าแบบจำลอง Schichman-Hodges เป็นแบบจำลองที่ไม่ซับซ้อน และสามารถใช้อธิบายพฤติกรรมของ MOSFET ที่มี L ค่อนข้างยาว (หรือ $L > 20 \mu\text{m}$) ได้เป็นอย่างดี สมการกระแส I_D ของ MOSFET ในโหมดเชิงเส้น $I_{D(Lin)}$ และในโหมดอิ่มตัว $I_{D(Sat)}$ ในแบบจำลองนี้มีค่าเท่ากับ


$$I_{D(Lin)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff}} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}](1 + LAMBDA \cdot V_{DS}) \quad (2.22)$$

$$I_{D(Sat)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff}} (V_{GS} - V_T)^2 (1 + LAMBDA \times V_{DS}) \quad (2.23)$$

โดยที่ V_T คือแรงดันขีดเริ่มและมีค่าเท่ากับ

$$V_T = V_{TO} + GAMMA(\sqrt{PHI - V_{BS}} - \sqrt{PHI}) \quad (2.24)$$

อย่างไรก็ตามพารามิเตอร์แต่ละพารามิเตอร์อาจมีความแตกต่างกัน ตัวอย่างเช่นพารามิเตอร์ W_{eff} และ L_{eff} ในสมการที่ (2.22) และ (2.23) คือระยะที่แสดงไว้ในรูปที่ 2.11



รูปที่ 2.11 ก) ความแตกต่างระหว่าง L_{eff} และ L ข) ความแตกต่างระหว่าง W_{eff} และ W

จากรูปที่ 2.11 ก) เราจะเห็นได้ว่า $L_{eff} < L$ เนื่องจากการแพร่ (Lateral diffusion) ของสารเจือในขาซอร์สและขาเดรนเข้าไปในช่องทางเดินกระแส ถ้าระยะการแพร่ด้านข้างของขาเดรน และซอร์สมีค่าเท่ากัน และมีค่าเท่ากับ X_{j1} ระยะช่องทางนำกระแสที่แท้จริง L_{eff} จะมีค่าเท่ากับ

$$L_{eff} = L - 2X_{j1} \quad (2.25)$$

รูปที่ 2.11 ข) แสดงความกว้างของช่องทางเดินกระแส W_{eff} ที่ได้จากการสร้างจริงเทียบกับความกว้าง W ที่ได้กล่าวไว้ก่อนหน้านี้ เราจะเห็นได้ว่า W_{eff} มีค่าน้อยกว่า W เนื่องจากการกระบวนการ LOCOS กล่าวคือชั้นฉนวนนอกไซด์รอบ MOSFET ได้ยื่นเข้าไปในช่องทางนำกระแส

2.4.2 แบบจำลองระดับสอง (Level 2 model)

แบบจำลองระดับหนึ่งสามารถทำนายพฤติกรรมของ MOSFET ได้ถูกต้องเมื่อ MOSFET มีระยะช่องทางเดินกระแสที่ค่อนข้างยาว และ V_{DS} มีค่าไม่สูงมากนัก อย่างไรก็ตามเมื่อ MOSFET มีขนาดเล็กลง แบบจำลองระดับหนึ่งให้ผลลัพธ์ที่มีความผิดพลาดค่อนข้างมากเนื่องจากสมการที่ใช้ในการวิเคราะห์ในแบบจำลองระดับหนึ่งไม่ได้พิจารณาผลกระทบของการลดค่าความคล่องตัวเนื่องจากสนามไฟฟ้าในแนวดิ่ง และสนามไฟฟ้าในแนวนอน นอกจากนี้แบบจำลองระดับหนึ่งได้สมมุติว่าระยะปลอดพาหะ (Depletion region) ได้ขึ้นกับค่าคงที่ (โดยที่ค่าเท่ากับระยะปลอดพาหะที่ชาฮอร์ส) และไม่ขึ้นกับแรงดัน V_{DS} (ในความเป็นจริง ระยะปลอดพาหะจะขยายตัวทางฝั่งชาเดรนเมื่อ V_{DS} มีค่ามากขึ้น)

รูปแบบจำลองระดับสองได้พิจารณาผลกระทบต่างๆ ข้างต้น และได้แก้ไขข้อบกพร่องดังกล่าว นอกจากนี้เพื่อให้สมการกระแสสามารถทำนายพฤติกรรมของ MOSFET เมื่อ $V_{GS} < V_T$ รูปแบบจำลองระดับสองได้พิจารณาการนำกระแสของ MOSFET ในโหมดต่ำกว่าแรงดันขีดเริ่ม (ในขณะที่รูปแบบจำลองระดับหนึ่งไม่ได้พิจารณานำกระแสในโหมดต่ำกว่าแรงดันขีดเริ่มแต่อย่างใด)

สมการความสัมพันธ์ระหว่าง I_D และ V_{DS} ในโหมดเชิงเส้น $I_{D(Lin)}$ และในโหมดอิ่มตัว $I_{D(Sat)}$ สามารถแสดงได้ดังนี้

$$I_{D(Lin)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff}} \left\{ (V_{GS} - V_{FB} - PHI - \frac{V_{DS}}{2}) V_{DS} - \frac{2}{3} GAMMA [(V_{DS} + PHI)^{3/2} - PHI^{3/2}] \right\} \quad (2.26)$$

$$I_{D(Sat)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff} - L'} \left\{ (V_{GS} - V_{FB} - PHI - \frac{V_{DSAT}}{2}) V_{DSAT} - \frac{2}{3} GAMMA [(V_{DSAT} + PHI)^{3/2} - PHI^{3/2}] \right\} \quad (2.27)$$

โดยที่ KP , V_{DSAT} และ L' มีค่าเท่ากับ

$$KP = \mu \frac{\epsilon_{OX}}{t_{OX}} \left(\frac{\epsilon_{Si}}{\epsilon_{OX}} \cdot \frac{UCRIT \cdot t_{OX}}{V_{GS} - V_T - UTRA \cdot V_{DS}} \right)^{UEXP} \quad (2.28)$$

$$V_{DSAT} = (V_{GS} - V_{FB} - PHI) + \frac{GAMMA^2}{2} \left(1 - \sqrt{1 + \frac{4(V_{GS} - V_{FB})}{GAMMA^2}} \right) \quad (2.29)$$

$$L' = LAMBDA \cdot V_{DS} \cdot L_{eff} \quad (2.30)$$

และ $UCRIT$ คือสนามไฟฟ้าวิกฤติ $UTRA$ บ่งบอกถึงความสัมพันธ์ระหว่างแรงดันที่ชาเดรนและสนามไฟฟ้าในแนวดิ่ง และ $UEXP$ คือเทอมเอกซ์โพเนนเชียลของความคล่องตัว เราสังเกตเห็นได้ว่า

แบบจำลองดีชีระดับสองของMOSFET มีความซับซ้อนกว่ารูปแบบจำลองระดับหนึ่งมาก และไม่ปรากฏเทอม V_T ในสมการแต่อย่างใด ในความเป็นจริงแล้ว V_T เป็นเทอมที่ถูกสร้างขึ้นเพียงเพื่อใช้เป็นแนวทางในการตัดสินใจว่าMOSFET เริ่มนำกระแสเมื่อใดเท่านั้นเอง

สมการกระแสของ MOSFET ในโหมดต่ำกว่าแรงดันขีดเริ่ม (Subthreshold) ในแบบจำลองระดับสองมีค่าเท่ากับ

$$I_{D(\text{Subthreshold})} = I_{ON} e^{\frac{q(V_{GS}-V_{ON})}{nKT}} \quad (2.31)$$

โดยที่

$$V_{ON} = V_T + \frac{nKT}{q} \quad (2.32)$$

และ n มีค่าขึ้นกับความชันของกราฟ I_D และแรงดัน V_{GS} ในโหมดที่ต่ำกว่าแรงดันขีดเริ่ม

2.4.3 แบบจำลองระดับสาม (Level 3 model)

แบบจำลองระดับสามถูกพัฒนาขึ้นและได้แก้ปัญหาวางประการที่เกิดขึ้นกับแบบจำลองระดับหนึ่ง และสอง เช่น ปัญหาของการวิเคราะห์เชิงตัวเลข (Numerical method) ซึ่งไม่สามารถหาคำตอบได้เนื่องจากปัญหาของการไม่ลู่เข้า (Non-convergence problem) แบบจำลองระดับสามได้พิจารณาผลกระทบของแรงดัน V_{DS} ต่อระยะปลอดภัยเช่นเดียวกับแบบจำลองระดับสองแต่ในลักษณะที่ง่ายกว่าส่งผลให้การคำนวณผลลัพธ์ที่ได้เป็นไปได้อย่างรวดเร็วกว่าแบบจำลองระดับสอง นอกจากนี้แบบจำลองระดับสามได้พิจารณาการนำกระแสในโหมดต่ำกว่าแรงดันขีดเริ่มโดยสมการกระแสมีลักษณะเช่นเดียวกับแบบจำลองระดับสอง

สมการความสัมพันธ์ระหว่าง I_D และ V_{DS} ในโหมดเชิงเส้น $I_{D(Lin)}$ และโหมดอิ่มตัว $I_{D(Sat)}$ ของแบบจำลองระดับสามสามารถแสดงให้ได้เป็น

$$I_{D(Lin)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff}-L'} \left(V_{GS}-V_T - \frac{1+FB}{2} V_{DS} \right) V_{DS} \quad (2.33)$$

$$I_{D(Sat)} = \frac{KP}{2} \frac{W_{eff}}{L_{eff}-L'} \left(V_{GS}-V_T - \frac{1+FB}{2} V_{DSAT} \right) V_{DSAT} \quad (2.34)$$

โดยที่ I_{DSAT} มีค่าเท่ากับ

$$V_{DSAT} = \frac{V_{GS}-V_T}{1+f_n + \frac{GAMMA \cdot f_s}{4\sqrt{PHI-V_{BS}}}} \quad (2.35)$$

และ f_n กับ f_s มีค่าขึ้นอยู่กับโครงสร้างของ MOSFET

V_T และ FB ในสมการ (2.33) และ (2.34) มีค่าเท่ากับ

$$V_T = V_{FB} + PHI - \sigma V_{DS} + GAMMA \cdot FS \cdot \sqrt{PHI - V_{BS}} + FN(P - V_{GS}) \quad (2.36)$$

$$FB = \frac{GAMMA \cdot FS}{4\sqrt{PHI - V_{BS}}} + FN \quad (2.37)$$

โดยที่ FS และ FN ขึ้นกับโครงสร้างของ MOSFET อีกเช่นกัน

L' ในสมการ (2.34) มีค่าเท่ากับ

$$L' = \sqrt{\left(\frac{V_{DSAT}}{2a \cdot L_{eff}}\right)^2 + \left(\frac{KAPPA \cdot (V_{DS} - V_{DSAT})}{a} \cdot \frac{V_{DSAT}}{2a \cdot L_{eff}}\right)} \quad (2.38)$$

โดยที่ a มีค่าเป็น

$$a = \frac{q \cdot NSUB}{2\epsilon_{si}} \quad (2.39)$$

ความคล่องตัวของประจุพาหะภายในช่องนำกระแสมีความสัมพันธ์กับ V_{GS} ดังนี้

$$\mu_v = \frac{\mu}{1 + THETA \cdot (V_{GS} - V_T)} \quad (2.40)$$


โดยที่ μ_v และ μ คือความคล่องตัวของพาหะใน MOSFET และในผลึกของซิลิคอนบริสุทธิ์ ตามลำดับ ตารางที่ 2.1 สรุปความหมายของตัวแปรต่าง ๆ ที่ใช้ในแบบจำลองระดับหนึ่ง ระดับสอง และระดับสาม ในปัจจุบันแบบจำลองเป็นที่ยอมรับอย่างกว้างขวางได้แก่แบบจำลอง BSIM ซึ่งย่อมาจาก Berkeley Short-channel IGFET Model แบบจำลอง BSIM ถูกพัฒนาโดยกลุ่มอาจารย์นักวิจัย และนักศึกษาที่ University of California at Berkeley และถูกพัฒนาอย่างต่อเนื่องจาก BSIM1 ไปสู่แบบจำลอง BSIM2 BSIM3 และ BSIM4 ในปัจจุบัน แบบจำลอง BSIM สามารถทำนายพฤติกรรมของ MOSFET ได้ถูกต้องกว่าแบบจำลองระดับหนึ่ง ระดับสอง และระดับสามที่ได้อธิบายไว้ก่อนหน้านี้ แบบจำลอง BSIM ได้เพิ่มเทอมที่ไม่มีมีความหมายทางกายภาพ (Nonphysical parameters) จำนวนมากเพื่อให้ผลลัพธ์ที่ได้จากการทำนายมีค่าใกล้เคียงกับ MOSFET จริงยิ่งขึ้น

ในปัจจุบันนี้จำนวนพารามิเตอร์ในแบบจำลองของ MOSFET อาจมีมากกว่า 300 ตัว รูปที่ 2.12 แสดงให้เห็นจำนวนพารามิเตอร์ที่เพิ่มขึ้นอย่างต่อเนื่องและตารางที่ 2.1 แสดงให้เห็นถึงแบบจำลองต่างๆ ของ MOSFET

ตารางที่ 2.1 ตัวแปรในแบบจำลองระดับหนึ่งระดับสอง และระดับสาม

ตัวแปร	แบบจำลองระดับ(หนึ่ง สอง และสาม)	หน่วย	ค่าทั่วไป
<i>L</i>	Channel length	meters	-
<i>W</i>	Channel width	meters	-
<i>LD</i>	Lateral diffusion length	meters	0
<i>WD</i>	Lateral diffusion width	meters	0
<i>VTO</i>	Zero-bias threshold voltage	Volts	0
<i>KP</i>	Transconductance	Amps/Volts ²	2×10^{-5}
<i>GAMMA</i>	Bulk threshold parameter	Volts ^{1/2}	0
<i>PHI</i>	Surface potential	Volts	0.6
<i>LAMBDA</i>	Channel-length modulation (LEVEL= 1 or 2)	Volts ⁻¹	0
<i>RD</i>	Drain ohmic resistance	Ohms	0
<i>RS</i>	Source ohmic resistance	Ohms	0
<i>RG</i>	Gate ohmic resistance	Ohms	0
<i>RB</i>	Bulk ohmic resistance	Ohms	0
<i>RDS</i>	Drain source shunt resistance	Ohms	Infinity
<i>RSH</i>	Drain source diffusion sheet resistance	Ohms/square	0
<i>IS</i>	Bulk p-n saturation current	Amps	10^{-14}
<i>JS</i>	Bulk p-n saturation current/area	Amps /Meters ²	0
<i>PB</i>	Bulk p-n potential	Volts	0.8
<i>CBD</i>	Bulk-drain zero-bias p-n capacitance	Farads	0
<i>CBS</i>	Bulk-source zero-bias p-n capacitance	Farads	0
<i>CJ</i>	Bulk p-n zero-bias bottom capacitance/area	Farads /Meters ²	0
<i>CJSW</i>	Bulk p-n zero-bias parameter capacitance/length	Farads /meters	0
<i>MJ</i>	Bulk p-n bottom grading coefficient		0.5
<i>MJSW</i>	Bulk p-n sidewall grading coefficient		0.33
<i>FC</i>	Bulk p-n forward-bias capacitance coefficient		0.5
<i>CGSO</i>	Gate-source overlap capacitance/channel width	Farads /meters	0
<i>CGDO</i>	Gate-drain overlap capacitance/channel width	Farads /meters	0

ตัวแปร	แบบจำลองระดับ (หนึ่ง สอง และสาม)	หน่วย	ค่าทั่วไป
CGBO	Gate-bulk overlap capacitance/channel width	Farads /meters	0
NSUB	Substrate doping density	$1/\text{cm}^2$	0
NFS	Fast surface-state density	$1/\text{cm}^2$	0
TOX	Oxide thickness	meters	0
TPG	Gate material type: +1=opposite of substrate, -1 =same as substrate, 0 =aluminum		+1
XJ	Metallurgical junction depth	meters	0
UCRIT	Mobility degradation critical field (LEVEL=2)	Volts/centimeter	10^4
UEXP	Mobility degradation exponent (LEVEL=2)		0
VMAX	Maximum drift velocity	Meters/seconds	0
NEFF	channel charge coefficient (LEVEL=2)		1
XQC	Fraction of channel charge attributed to drain		1
DELTA	Width effect on threshold		0
THETA	Mobility modulation (LEVEL=3)	Volts^{-1}	0
ETA	Static feedback (LEVEL=3)		0
KAPPA	Saturation field factor (LEVEL=3)		0.2
KF	Flicker noise coefficient		0



รูปที่ 2.12 จำนวนพารามิเตอร์ที่ใช้ในแบบจำลองของ MOSFET

ตารางที่ 2.2 แบบจำลองต่างๆ ของ MOSFET

Level	MOSFET Model Description
1	Schichman-Hodges model
2	MOS2 Grove-Frohmman model (SPICE 2G)
3	MOS3 empirical model (SPICE 2G)
4	Grove-Frohmman: LEVEL 2 model derived from SPICE 2E.3
5	AMI-ASPEC depletion and enhancement (Taylor -Huang)
6	Lattin-Jenkins-Grove (ASPICE style parasitics)
7	Lattin-Jenkins-Grove (SPICE style parasitics)
8	advanced LEVEL 2 model
9**	AMD
10**	AMD
11	Fluke-Mosaid model
12**	CASMOS model (GTE style)
13	BSIM model
14**	Siemens LEVEL=4
15	User-defined model based on LEVEL 3
16	Not used
17	Cypress model
18**	Sierra 1
19***	Dallas Semiconductor model
20**	GE-CRD FRANZ
21**	STC-ITT
22**	CASMOS (GEC style)
23	Siliconix
24**	GE-Intersil advanced
25**	CASMOS (Rutherford)
26**	Sierra 2
27	SOSFET
28	BSIM derivative; Avant! proprietary model
29	Not used

Level	MOSFET Model Description
30	VTI
31	Motorola
32	AMD
33	National Semiconductor
34	(EPFL) not used
35	Siemens
36	Sharp
37	TI
38	IDS: Cypress depletion model
39	BSIM2
41	TI Analog
46	SGS-Thomson MOS LEVEL 3
47	BSIM3 Version 2.0
49	BSIM3 Version 3 (Enhanced)
50	Philips MOS9
53	BSIM3 Version 3 (Berkeley)
54	UC Berkeley BSIM4 Model
55	EPFL-EKV Model Ver. 2.6, R 11
57	UC Berkeley BSIM3-SOI MOSFET Model Ver. 2.0.1
58	University of Florida SOI Model Ver. 4.5 (Beta-98.4)
59	UC Berkeley BSIM3-501 FD Model
61	RPI a-Si TFT Model
62	RPI Poli-Si TFT Model

2.5 เลย์เอาต์ (Layout) [24]-[25]

2.5.1 เลย์เอาต์ของมอสเฟต (Layout of MOSFET)


การบ่งบอกระยะจากจุดหนึ่งไปยังอีกจุดหนึ่งในวงจรรวมสามารถแบ่งได้เป็นสองลักษณะ คือ ระยะจริง (Absolute value) และระยะสัมพัทธ์ (Relative value, λ) ระยะจริงถูกใช้เพื่อบ่งบอกถึงระยะทางโดยตรงเช่น ถ้า L ของ MOSFET มีค่าเท่ากับ 45 mm นั่นก็หมายความว่าระยะช่องทางเดินกระแสของ MOSFET มีค่าเท่ากับ 45 mm ในกรณีของระยะสัมพัทธ์ เทอม λ ถูกใช้เพื่อบ่งบอก

ถึงระยะต่าง ๆ เทียบกับระยะ L โดยปกติแล้ว λ มีค่าเท่ากับ $L/2$ ดังนั้นถ้า L ของ MOSFET มีค่าเท่ากับ 45 mm (เทคโนโลยีของ MOSFET ณ เวลาที่เขียนหนังสือเล่มนี้) [19] ระยะสัมผัส λ ก็จะมีค่าเท่ากับ 22.5 mm เป็นที่น่าสังเกตว่าค่าของระยะสัมผัสขึ้นกับเทคโนโลยี (โดยมีค่าลดลงเมื่อ L ของ MOSFET มีขนาดลดลง)

การบอกระยะต่าง ๆ ในวงจรรวมโดยใช้ λ มีกล่าวคือ ผู้ออกแบบวงจรไม่จำเป็นต้องทราบเทคโนโลยีของวงจรรวม ณ เวลานั้น ในการออกแบบผู้ออกแบบเพียงแต่ทำเลย์เอาต์ให้เป็นไปตามกฎของ λ (λ -based design rule) เท่านั้น


หมายเหตุ การออกแบบเลย์เอาต์โดยพิจารณาระยะจริง (Absolute value) ถูกเรียกว่าการออกแบบตามกฎไมครอน (Micron-based design ruled)

รูปที่ 2.13 แสดงตัวอย่างเลย์เอาต์ของ MOSFET โดยใช้ λ เพื่อบ่งบอกระยะต่าง ๆ



รูปที่ 2.13 ระยะต่าง ๆ ของ MOSFET โดยใช้ระยะสัมผัส λ


จากรูประยะจากจุดต่อ (contact) ไปยังขาเกตต้องมีค่าไม่น้อยกว่า 2λ ความยาวและความกว้างของขาซอร์สและขาเดรนต้องมีค่าไม่น้อยกว่า 5λ และ 4λ ตามลำดับสาเหตุที่เราจำเป็นต้องเลย์เอาต์ให้มีระยะต่าง ๆ ตามกฎของ λ ข้างต้นเนื่องจากความคลาดเคลื่อนที่อาจเกิดขึ้นในกระบวนการผลิตโดยเฉพาะอย่างยิ่งขั้นตอนการวางแผ่นแก้วลวดลายวงจร รูปที่.14 แสดงตัวอย่างความคลาดเคลื่อนของการวางกระจกแก้วที่บอกตำแหน่งจุดต่อ (contact) ซึ่งเลื่อนไปทางขวามากเกินไปส่งผลทำให้ขาซอร์ส (บางส่วน) ทับกับขาเกตโดยไม่ได้ตั้งใจ นอกจากนี้รูปที่.14 ได้แสดงให้เห็นความคลาดเคลื่อนของการวางแผ่นแก้วลวดลายวงจรที่ใช้บ่งบอกตำแหน่งขาเกตซึ่งได้เลื่อนขึ้นมากเกินไปส่งผลทำให้ขาซอร์สและขาเดรนต่อกันโดยไม่ได้ตั้งใจ



รูปที่ 2.14 ความผิดพลาดที่อาจเกิดขึ้นได้กับ MOSFET ในกระบวนการผลิตจริง

ด้วยเหตุผลดังกล่าวตามกฎของ λ (ดังแสดงเป็นตัวอย่างในรูปที่ 2.13) ได้ถูกออกแบบขึ้นเพื่อระยะผิดพลาดที่อาจเกิดขึ้นได้ ในการเลย์เอาต์ผู้ออกแบบจำเป็นต้องทราบกฎเกณฑ์ที่ผู้ผลิตวงจรรวม (Founder) ได้กำหนดไว้ และปฏิบัติตามอย่างเคร่งครัด


รูปที่ 2.15 ก) แสดงเลย์เอาต์ของ nMOS สองตัว (M_1 และ M_2) ซึ่งต่อกันแบบอนุกรมกัน แม้ว่าเลย์เอาต์ดังกล่าวบ่งบอกถึงการต่อกันของ M_1 และ M_2 อย่างถูกต้อง แต่การเลย์เอาต์เช่นนี้ทำให้สูญเสียพื้นที่โดยไม่จำเป็นในการสร้างจุดต่อ (contact) (ซึ่งไม่ได้ต่อเชื่อมไปที่อื่นใดในวงจร) ที่ขาเดรนของ M_1 และ ที่ขาซอร์สของ M_2 รูปที่ 2.15 ข) แสดงเลย์เอาต์ของ M_1 ที่ต่อกันกับ M_2 ที่ดีกว่าโดยเราสังเกตเห็นว่าพื้นที่ที่ต้องใช้มีขนาดลดลง นอกจากนี้พื้นที่ที่ลดลงส่งผลให้ตัวเก็บประจุรอยต่อ (Junction capacitor) ที่โนดดังกล่าวมีขนาดเล็กลงด้วย ลักษณะเช่นนี้ทำให้วงจรที่ได้สามารถตอบสนองต่อสัญญาณความถี่สูงได้ดี



รูปที่ 2.15 การเลย์เอาต์ nMOS สองตัวต่อกันแบบอนุกรมกัน


เราจะเห็นได้ว่าเลย์เอาต์มีบทบาททั้งต่อขนาดและพฤติกรรมของวงจร ความชำนาญในการเลย์เอาต์จึงเป็นเรื่องสำคัญเช่นกัน ในปัจจุบันหนังสือหลายเล่มได้ถูกเขียนขึ้นเพื่ออธิบายการเลย์เอาต์ ผู้อ่านที่สนใจสามารถศึกษาได้เพิ่มเติมได้จากเอกสารอ้างอิง[24]-[25]

การเลย์เอาต์ MOSFET ที่ขนาดใหญ่ (W มีค่ามาก) สามารถทำได้โดยพิจารณาว่า MOSFET ที่มีขนาดใหญ่ดังกล่าวเกิดจากการนำ MOSFET ที่มีขนาดเล็กหลายตัวต่อขนานกัน รูปที่ 2.16 ก) แสดง MOSFET ที่มีขนาด W/L เท่ากับ $48\text{ }\mu\text{m} / 2\text{ }\mu\text{m}$ ซึ่งสามารถพิจารณาได้ว่าเกิดจาก MOSFET ที่มีขนาด $2\text{ }\mu\text{m} / 2\text{ }\mu\text{m}$ สี่ตัวต่อขนานกัน ดังแสดงในรูปที่ 2.16 ข) และ 2.16 ค) เมื่อเลย์เอาต์ MOSFET โดยอาศัยรูปที่ 2.16 ค) เราจะได้เลย์เอาต์ของ MOSFET ดังแสดงในรูปที่ 2.16 ง) จากรูปที่เราสังเกตเห็นว่า MOSFET ประกอบด้วยขาเกตที่ต่อขนานกัน คล้ายๆ กับนิ้วมือ (Fingers) รูปแบบการเลย์เอาต์ดังกล่าวรู้จักกันว่าการเลย์เอาต์ แบบหลายนิ้วมือ (Multiple-gate fingers) การเลย์เอาต์แบบนี้ได้รับความนิยมมากเนื่องจากการใช้พื้นที่ซิลิคอนอย่างมีประสิทธิภาพและเหตุผลอื่นๆ อีกดังจะกล่าวต่อไป




รูปที่ 2.16 เลย์เอาต์แบบหลายนิ้วมือของ MOSFET ที่มีขนาดใหญ่

การเลย์เอาต์แบบหลายนิ้วได้รับความนิยมอย่างมากในการสร้าง MOSFET ให้มีความสมพียงกัน ตัวอย่างเช่น คู่ทรานซิสเตอร์ในวงจรขยายผลต่าง(Differential amplifier) ในรูปที่ 2.17 ก) รูปที่ 2.17 ข) แสดงเลย์เอาต์ของ MOSFET ทั้งสอง



ก)



ข)


รูปที่ 2.17 ก) คู่ทรานซิสเตอร์ M_1 และ M_2 ในวงจรขยายผลต่าง และ ข) เลย์เอาต์แบบหลายนิ้วมี

2.5.2 เลย์เอาต์ของตัวต้านทาน (Layout of resistor)

ตัวต้านทานเป็นอุปกรณ์ที่มีบทบาทสำคัญเราสามารถหาค่าความต้านทาน (R) ของตัวต้านทานในรูปที่ 2.18 ได้ดังนี้

$$R = \rho \frac{L}{T \times W} \quad (2.41)$$

โดยที่ ρ L W และ T คือสภาพต้านทาน (Resistivity) ความยาว (Length) ความกว้าง (Width) และความหนา (Thickness) ของตัวต้านทานตามลำดับ



รูปที่ 2.18 ตัวต้านทาน


โดยปกติแล้วผู้ออกแบบวงจรไม่สามารถเปลี่ยนแปลงความหนาของชั้นสาร (T) ที่ใช้สร้างตัวต้านทานเนื่องจากความหนาได้ถูกกำหนดโดยบริษัทผู้สร้างวงจรรวมแล้วเราสามารถแสดงสมการที่ (2.41) ได้อีกลักษณะหนึ่งคือ

$$R = R_{\square} \frac{L}{W} \quad (2.42)$$

โดยที่ $R_{\square}$ คือความต้านทานต่อหนึ่งหน่วยพื้นที่จตุรัสหรือสภาพต้านทานต่อหนึ่งหน่วยความหนา (Sheet resistance) และมีค่าเท่ากับ ρ / T


จากสมการที่ (2.42) เราสามารถออกแบบให้ความต้านทานมีค่าต่างๆ กันได้โดยออกแบบ L และ W ให้มีค่าเหมาะสม

ค่าความต้านทานต่อหนึ่งหน่วยพื้นที่จตุรัส ขึ้นอยู่กับชนิดของสารที่ใช้สร้างตัวต้านทาน รูปที่ 2.19 ก) แสดงโครงสร้างโดยทั่วไปของตัวต้านทานในวงจรรวม ขั้วโลหะ (Metal) ทั้งสองทำหน้าที่เป็นจุดที่เชื่อมต่อตัวต้านทานกับอุปกรณ์ภายนอก และส่วนที่เป็นพื้นที่เรงาคือชนิดของสารที่ใช้สร้างตัวต้านทาน รูปที่ 2.19 ข) ค) และ ง) แสดงตัวต้านทานที่สร้างจากชั้น n^+ ตัวต้านทานชนิดที่สร้างจากบ่อชนิดเอ็น (n-well) และตัวต้านทานที่สร้างจากโพลีซิลิคอนตามลำดับ




รูปที่ 2.19 โครงสร้างของตัวต้านทาน และตัวต้านทานที่สร้างจากสารที่แตกต่าง

ในกรณีที่ความต้านทานมีค่ามาก เราจำเป็นต้องออกแบบให้ L มีค่ามากโดยต่อตัวต้านทานต่อหนึ่งหน่วยจตุรัส หลายตัวอนุกรมกันดังแสดงเป็นตัวอย่างในรูปที่ 2.20



รูปที่ 2.20 เลย์เอาต์ของตัวต้านทานที่มีค่ามาก

รูปที่ 2.21 แสดงเลย์เอาต์ของตัวต้านทานสองตัวที่มีความสมพ้องกัน การสร้างตัวต้านทานสองตัวให้สมพ้องกันเป็นสิ่งจำเป็นในวงจรบางประเภทเช่น วงจรขยายผลต่างที่มีตัวต้านทานสองตัวทำหน้าที่เป็นโหลด จากรูปที่ 2.21 ตัวต้านทาน R_1 และ R_2 มีเลย์เอาต์แบบหลายนิ้วมือทำให้ตัวต้านทานทั้งสองมีค่าใกล้เคียงกันแม้ว่าจะมีความคลาดเคลื่อนจากกระบวนการผลิตหรือความแปรปรวนของอุณหภูมิดังที่ได้กล่าวไว้ข้างต้น แถบด้านข้าง(Dummy strips) ที่เหมือนกันทั้งสองข้างมีไว้เพื่อให้ตัวต้านทาน R_1 และ R_2 มีความสมพ้องกันยิ่งขึ้นเนื่องจากแถบด้านข้างด้านซ้ายส่งผลกระทบต่อตัวต้านทาน R_1 ในลักษณะเดียวกับแถบด้านข้างด้านขวาที่ส่งผลกระทบต่อ R_2



รูปที่ 2.21 ตัวต้านทาน R_1 และ R_2 ที่สมพ้องกัน

โดยปกติแล้วความต้านทานมีค่าที่เปลี่ยนแปลงกับอุณหภูมิ เทอมที่เรียกว่า“สัมประสิทธิ์การเปลี่ยนแปลงกับอุณหภูมิ (Temperature coefficient, TC)” ซึ่งมีหน่วยเป็น ppm/ $^{\circ}C$ เป็นเทอมที่ใช้บ่งบอกว่าความต้านทานมีการเปลี่ยนแปลงมากน้อยเพียงใด โดยหมายถึงการเปลี่ยนแปลงต่อหนึ่งล้านส่วนเมื่ออุณหภูมิเปลี่ยนไปหนึ่งองศาเซลเซียส (Parts per million per degree C)

ตัวอย่างเช่นถ้าตัวต้านทานสองตัวมีสัมประสิทธิ์การเปลี่ยนแปลงกับอุณหภูมิเท่ากับ $200 \text{ ppm}/^{\circ}\text{C}$ และ $-4200 \text{ ppm}/^{\circ}\text{C}$ นั่นก็หมายความว่าทุกๆ หนึ่งองศาเซลเซียสที่เพิ่มขึ้น ความต้านทานจะเปลี่ยนค่าไปจากเดิมเท่ากับ 0.0042Ω และ -0.0042Ω ตามลำดับ โดยปกติแล้ว R_T และ TC ขึ้นอยู่กับชนิดของสารที่ใช้สร้างตัวต้านทานนั้นๆ

นอกจากความต้านทานในวงจรรวมจะขึ้นอยู่กับการอุณหภูมิรอบข้างแล้ว ความต้านทานยังขึ้นกับแรงดันตกคร่อมตัวต้านทานอีกด้วย “สัมประสิทธิ์การเปลี่ยนแปลงกับแรงดัน (Voltage coefficient, VC)” ซึ่งมีหน่วยเป็น ppm/V เป็นเทอมที่บ่งบอกว่า ความต้านทานมีการเปลี่ยนแปลงเล็กน้อยเพียงใดเมื่อความต่างศักย์ที่ตกคร่อมตัวต้านทานเปลี่ยนค่าไปหนึ่งโวลต์ ตารางที่ 2.3 แสดงตัวอย่างของตัวต้านทานชนิดต่างๆ เป็นที่น่าสังเกตว่าความแม่นยำในการสร้างตัวต้านทานในวงจรรวมเพื่อให้ได้ค่าตามที่ต้องการยังคงมีความผิดพลาดอยู่มากโดยอาจมีความคลาดเคลื่อนได้ถึง 40% ผู้อ่านสามารถศึกษารายละเอียดเพิ่มเติมจากกระบวนการสร้าง และการเลย์เอาต์ตัวต้านทานได้ในเอกสารอ้างอิง [24]-[25]


ตารางที่ 2.3 คุณสมบัติของตัวต้านทาน [26]

ชนิดของชั้นสาร	$R_T (\Omega/\square)$	ความคลาดเคลื่อน(%)	$TC (\text{ppm}/^{\circ}\text{C})$	$VC (\text{ppm}/\text{V})$
n+diff	30-50	20-40	200-1K	50-300
p+diff	50-150	20-40	200-1K	50-300
n-well	2K-4K	15-30	5K	10K
p-well	3K-6K	15-30	5K	10K
Pinched n-well	6K-10K	25-40	10K	20K
Pinched p-well	9K-13K	25-40	10K	20K
First poly	20-40	25-40	500-1500	20-200
Second poly	15-40	25-40	500-1500	20-200

2.5.3 เลย์เอาต์ของตัวเก็บประจุ (Layout of Capacitor)

ตัวเก็บประจุเป็นอุปกรณ์ที่มีความสำคัญ เราสามารถสร้างตัวเก็บประจุได้โดยสร้างแผ่นตัวนำสองแผ่นที่มีขนาดอยู่ระหว่างแผ่นตัวนำทั้งสองดังแสดงในรูปที่ 2.22 โดยตัวเก็บประจุมีค่าเท่ากับ

$$C = \frac{\epsilon_o \epsilon_r}{T} (W \cdot L) \quad (2.43)$$



รูปที่ 2.22 โครงสร้างอย่างง่ายของตัวเก็บประจุ

โดยที่ ϵ_0 คือ ค่าเพอร์มิตติวิตีในสุญญากาศ (Permittivity of space) ϵ_r คือเพอร์มิตติวิตีสัมพัทธ์ของสารที่อยู่ระหว่างแผ่นตัวนำ และ WL และ T คือความกว้าง (Width) ความยาว (Length) และระยะระหว่างแผ่นตัวนำทั้งสอง ตามลำดับ


โดยปกติแล้วระยะห่างระหว่างแผ่นตัวนำ (T) ได้ถูกกำหนดโดยบริษัทผู้ผลิตวงจรรวมแล้ว ดังนั้นเราสร้างตัวเก็บประจุให้มีค่าตามที่ต้องการได้ โดยการออกแบบพื้นที่ (WL) ของแผ่นตัวนำให้มีค่าที่เหมาะสม

เราสามารถแสดงค่าตัวเก็บประจุในสมการที่ (2.43) ได้อีกรูปแบบหนึ่งคือ


$$C = C'(W \cdot L) \quad (2.44)$$

โดยที่ C' คือตัวเก็บประจุต่อหนึ่งหน่วยพื้นที่และมีค่าเท่ากับ $\epsilon_0 \epsilon_r / T$

ในกระบวนการสร้างตัวเก็บประจุจริงนั้น แผ่นตัวนำด้านบนและด้านล่างอาจสร้างจากวัสดุตัวนำที่แตกต่างกันเช่น อลูมิเนียม (Aluminium) โพลีซิลิคอน (Polysilicon) ที่ได้รับการเจือสารหรือชั้นสารที่ได้รับการเจือ (Doped layer) เป็นต้น รูปที่ 2.23 ก) แสดงตัวอย่างของตัวเก็บประจุที่แผ่นตัวนำด้านบนถูกสร้างจากโพลีซิลิคอน และแผ่นตัวนำด้านล่างถูกสร้างจากสารที่ได้รับการเจือ (n^+ หรือ p^+) รูปที่ 2.23 ข) แสดงให้เห็นตัวเก็บประจุอีกชนิดหนึ่งที่แผ่นตัวนำด้านบน และด้านล่างถูกสร้างจากชั้นโพลีซิลิคอน




ก)



ข)

รูปที่ 2.23 ตัวเก็บประจุ

ในการสร้างตัวเก็บประจุ ปัญหาบางประการส่งผลทำให้ตัวเก็บประจุที่ได้มีค่าไม่เป็นไปตามที่ได้กำหนดไว้ ตัวอย่างของปัญหานั้นได้แก่ ความไม่สม่ำเสมอ (Nonuniformity) ของความหนาชั้นฉนวน (T) ระหว่างแผ่นตัวนำบนและล่างนอกจากนี้ “การกัดเกินจริง (Overetching)” ของชั้นฉนวนทำให้เกิดความคลาดเคลื่อนของค่าตัวเก็บประจุได้ดังแสดงในรูปที่ 2.24



รูปที่ 2.24 การกัดเกินจริง (Overetching) เป็นระยะทาง Δx

จากรูป เนื่องจากการกัดเกินจริงทำให้ชั้นฉนวนและแผ่นตัวนำด้านบนเหลื่อมกันด้วยระยะ Δx ส่งผลทำให้พื้นที่ของตัวเก็บประจุที่สร้างได้จริงมีค่าเท่ากับ $W' L'$ แทนที่จะเป็น WL หรือ

$$W' L' = (W - 2\Delta x)(L - 2\Delta x) \quad (2.45)$$

$$= WL - 2\Delta x(W + L) + 4(\Delta x)^2 \quad (2.46)$$

โดยที่ Δx คือระยะกัดเกินจริง

โดยปกติ Δx มีค่าน้อย ดังนั้นเทอม $(\Delta x)^2$ จึงมีค่าน้อยมากเมื่อเทียบกับเทอมอื่นๆ ทำให้

$$W' L' \cong WL - 2\Delta x(W + L) \quad (2.47)$$

จากสมการที่ (2.47) เราสามารถหาค่าความคลาดเคลื่อนของตัวเก็บประจุที่ได้จากการออกแบบ และค่าของตัวเก็บประจุที่สร้างได้จริงดังนี้

$$\Delta C = C'(WL) - C'(W' L') \quad (2.48)$$

$$= C'(WL) - C'\{WL - 2\Delta x(W + L)\} \quad (2.49)$$

$$= C'2\Delta x(W + L) \quad (2.50)$$

จากสมการ (2.50) ตัวเก็บประจุที่สร้างขึ้นจริงมีค่าน้อยกว่าตัวเก็บประจุที่ได้ออกแบบไว้ โดยที่ความแตกต่างระหว่างตัวเก็บประจุทั้งสอง(หรือ ΔC) มีค่าขึ้นกับ Δx และความยาวรอบตัวเก็บประจุ (Perimeter) นั้นๆ


ในการออกแบบวงจรบางประเภทเช่นวงจร Switched capacitor อัตราส่วนของตัวเก็บประจุสองตัวมีผลกระทบต่อพฤติกรรมของวงจรอย่างมาก เราสามารถแสดงอัตราส่วนของตัวเก็บประจุสองตัว (C_a และ C_b) ว่ามีค่าเท่ากับ

$$\frac{C'_a}{C'_b} = \frac{C_a - \Delta C_a}{C_b - \Delta C_b} \quad (2.51)$$

$$= \frac{C_a(1 - \Delta C_a/C_a)}{C_b(1 - \Delta C_b/C_b)} \quad (2.52)$$

โดยที่ C_a และ C_b คือค่าของตัวเก็บประจุที่สร้างได้จริง

เมื่อพิจารณาเทอม $\Delta C_a / C_a$ และ $\Delta C_b / C_b$ ซึ่งมีค่าแปรผันโดยตรงกับ $\Delta x(W + L) / (WL)$ เราสังเกตเห็นว่า ถ้าอัตราส่วนระหว่างความยาวโดยรอบตัวเก็บประจุ(Perimeter) และพื้นที่ (Area) ของตัวเก็บประจุทั้งสองมีค่าเท่ากัน เราจะได้อัตราส่วนของตัวเก็บประจุทั้งสองจะมีค่าตามที่เราได้ ออกแบบไว้โดยมีค่าเท่ากับ C_a / C_b รูปที่ 2.25 แสดงเลย์เอาต์ของตัวเก็บประจุสามตัวได้แก่ ตัวเก็บประจุ C_1 , ตัวเก็บประจุ C_2 และตัวเก็บประจุ C_3 ตัวเก็บประจุทั้งสามถูกสร้างจาก“ตัวเก็บประจุหน่วยย่อย (Unit sized capacitor)” ซึ่งมีขนาดเท่ากับ C_1 ตัวอย่างเช่นตัวเก็บประจุ C_2 เกิดจากการนำเอาตัวเก็บประจุ C_1 สามตัวต่อขนานกัน ($C_2 = 3C_1$) และตัวเก็บประจุ C_3 เกิดจากตัวเก็บประจุย่อย C_1 สี่ตัวต่อขนานกัน ($C_3 = 4C_1$) ตัวเก็บประจุเหล่านี้ถูกออกแบบให้มีอัตราส่วนระหว่างความยาวรอบตัวเก็บประจุ (Perimeter) และพื้นที่ (Area) เท่ากัน นอกจากนี้อุปกรณ์ดัมมี่(Dummy elements) ซึ่งมีรูปร่างเหมือนกันทุกประการได้ถูกวางไว้โดยรอบตัวเก็บประจุย่อยส่งผลให้ค่าของตัวเก็บประจุย่อยทุกตัวมีความสมพียงกันยิ่งขึ้น



รูปที่ 2.25 การเลย์เอาต์ตัวเก็บประจุสามตัวที่มีอัตราส่วนของความยาวรอบตัวและพื้นที่เท่ากัน

โดยปกติแล้วตัวเก็บประจุมีค่าที่ขึ้นกับอุณหภูมิรอบข้างและแรงดันที่ตกคร่อมตัวเก็บประจุ (ในลักษณะเดียวกับตัวต้านทาน) ตารางที่ 2.4 แสดงตัวเก็บประจุที่สร้างจากวัสดุที่แตกต่างกัน และสัมประสิทธิ์การเปลี่ยนแปลงของค่าตัวเก็บประจุกับอุณหภูมิ และแรงดันที่ตกคร่อม

ตารางที่ 2.4 คุณสมบัติของตัวเก็บประจุ

ชนิดของ ตัวนำบน-ตัวนำล่าง	t_{ox} (nm)	ความคลาดเคลื่อน (%)	TC (ppm/ $^{\circ}C$)	VC (ppm/V)
Poly-Diff	6-20	7-14	20-50	60-300
Poly I-Poly II	8-25	6-12	20-50	40-200
Metal-Poly	500-700	6-12	50-100	40-200
Metal-Diff	1200-1400	6-12	50-100	60-300
Metal I- Metal II	800-1200	6-12	50-100	40-200

2.6 วงจรสมมูลของมอสทรานซิสเตอร์

วงจรสมมูลสำหรับสัญญาณขนาดเล็ก (Small signal equivalent circuit) จะเป็นการพิจารณาโครงสร้างที่สำคัญของมอสทรานซิสเตอร์เพื่อใช้ในการวิเคราะห์ผลของการตอบสนองต่อสัญญาณที่มีขนาดเล็ก มอสทรานซิสเตอร์จะมีคุณลักษณะในการเปลี่ยนแรงดันทางด้านเกตชอร์ส

(V_{gs}) ให้เป็นกระแสที่ด้านเดรนซอร์ส ($g_m V_{gs}$) หรือเป็นอุปกรณ์แปลงสัญญาณแรงดันให้เป็นสัญญาณกระแส (Voltage to current converter) จากรูปที่ 2.11 แสดงแบบจำลองวงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสทรานซิสเตอร์โดยที่ขั้วสเตรตต่อกับซอร์สทำให้ไม่เกิดปรากฏการณ์ฐานรอง (Body effect) จะเห็นได้ว่าความต้านทานที่ขาเกตมีค่าสูงมาก ในทางอุดมคติ (Ideal) มีค่าเป็นอนันต์ ส่วนความต้านทานทางด้านเอาต์พุต(r_o) ที่ต่ออยู่ระหว่างเดรนและซอร์สจะมีค่าค่อนข้างสูงค่าทรานส์คอนดักแตนซ์ของมอสทรานซิสเตอร์ในโหมดเชิงเส้น สามารถหาได้ตามสมการ


$$r_o = 1 / \mu C_{ox} \frac{W}{L} (V_{GS} - V_{Th} - V_{DS}) \quad (2.53)$$

$$g_m = \mu C_{ox} \frac{W}{L} V_{DS} \quad (2.54)$$


ในกรณีที่มอสทรานซิสเตอร์ทำงานในโหมดอิ่มตัวจะได้

$$r_o = \frac{1}{\lambda \frac{\mu C_{ox} W}{2 L} (V_{GS} - V_{Th})^2} \cong \frac{1}{\lambda I_D} \quad (2.55)$$

$$g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_{Th}) \quad (2.56)$$



รูปที่ 2.26 แบบจำลองวงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสทรานซิสเตอร์



รูปที่ 2.27 แบบจำลองวงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสทรานซิสเตอร์ที่ขับเคลื่อนไม่ได้ต่อกับขาซอร์ส

จากรูปที่ 2.27 พิจารณาแบบจำลองวงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสทรานซิสเตอร์ที่ขับเคลื่อนไม่ได้ต่อกับขาซอร์ส สัญญาณแรงดันขนาดเล็กที่เกิดขึ้นระหว่างซอร์สกับซอร์ส (V_{bs}) จะทำให้เกิดกระแส ($g_m V_{bs}$) โดยที่ g_{mb} คือค่าทรานส์คอนดักแตนซ์ที่ขับเคลื่อนไม่ได้ต่อกับขาซอร์สของมอสทรานซิสเตอร์ จะได้

$$g_{mb} = \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}} g_m = \eta g_m \quad (2.57)$$


ในทำนองเดียวกัน g_{mb} ของมอสทรานซิสเตอร์ในโหมดคอมตัวสามารถหาได้จากสมการ

$$g_{mb} = \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}} g_m = \eta g_m \quad (2.58)$$

จากค่าทรานส์คอนดักแตนซ์ของมอสทรานซิสเตอร์ในสมการที่ (2.54) และสมการที่ (2.56) ที่ทำงานในโหมดเชิงเส้นกับโหมดคอมตัว เมื่อทำการเปรียบเทียบกันจะพบว่ามอสทรานซิสเตอร์ที่ทำงานในโหมดคอมตัวมีค่ามากกว่าในขณะที่ค่าความต้านทานเสมือนที่ตรงกับซอร์ส (r_o) ที่โหมดคอมตัวจะมีค่ามากกว่าเหมือนกัน เนื่องจากเหตุผลนี้จึงทำให้วงจรแอนะล็อกส่วนมากจะถูกไบแอสให้ทำงานในโหมดคอมตัว

2.7 การตอบสนองกับสัญญาณความถี่สูง

เมื่อความถี่ของสัญญาณมีค่าสูง การตอบสนองความถี่ของมอสทรานซิสเตอร์ ต้องนำค่าความจุทางไฟฟ้าเข้ามาพิจารณาด้วย ซึ่งประกอบไปด้วย C_{gs} , C_{gd} , C_{gb} , C_{sb} และ C_{db} ดังแสดงในรูปที่ 2.28



รูปที่ 2.28 แบบจำลองวงจรสมมูลของมอสทรานซิสเตอร์ที่ความถี่สูง

ค่าความจุไฟฟ้าแฝงที่เกิดขึ้นจากออกไซด์ (Parasitic oxide capacitance) ที่อยู่ระหว่างเกตกับซับสเตรต (C_{gs}) โดยค่าความจุไฟฟ้าแฝง C_{gs} จะมีค่าคงที่ขึ้นอยู่กับความหนาของชั้นออกไซด์ ขณะที่มอสทรานซิสเตอร์อยู่ในช่วงนำกระแสไม่อิ่มตัวและช่วงนำกระแสอิ่มตัว ค่าความจุไฟฟ้าแฝง C_{gs} มีค่าเท่ากับศูนย์ ถ้ามอสทรานซิสเตอร์อยู่ในช่วงคัทออฟ ค่าความจุไฟฟ้าแฝง C_{gs} สามารถหาได้จากสมการ

$$C_{gs} = C_{ox}WL + 2C_{gbo}L \quad (2.59)$$


ในขณะที่ค่าความจุทางไฟฟ้าแฝง C_{gd} และ C_{db} ที่เกิดขึ้นระหว่างเกตกับซอร์สและเกตกับเดรน ค่าความจุจะถูกแบ่งเป็นสองส่วนเท่า ๆ กันระหว่างเดรนกับซอร์ส สามารถหาได้จากสมการ

$$C_{gd} = C_{db} = \frac{1}{2}C_{ox}WL \quad (2.60)$$

โดยที่ C_{ox} เป็นค่าความจุออกไซด์ต่อหนึ่งหน่วยพื้นที่จากเกตถึงแชนแนล ทำให้ผลรวมค่าความจุทางไฟฟ้าแฝงข้างใต้เกตมีเท่ากับ $C_{ox}WL$ ซึ่งเป็นค่าการทำงานของมอสทรานซิสเตอร์และเป็นรูปแบบการควบคุมให้เกิดการนำไฟฟ้าที่แชนแนลในช่วงการทำงานที่ยังไม่อิ่มตัว ขณะที่มอสทรานซิสเตอร์ทำงานในช่วงอิ่มตัวแชนแนลจะหดแคบลงอย่างมาก จนทำให้แรงดันที่ขาเดรนมีผลเพียงเล็กน้อยต่อแชนแนลและประจุที่ขาเกต จึงทำให้ค่าความจุทางไฟฟ้าแฝง C_{gd} มีค่าเท่ากับค่าความจุแฝงที่ออกไซด์ ที่เกิดจากส่วนของเกตซ้อนทับกันกับส่วนของเดรน โดยค่าของ C_{gd} มีค่าอยู่ในช่วง 1 ถึง 10 เฟมโตฟารัด ส่วนค่าความจุทางไฟฟ้าแฝงที่เกิดขึ้นระหว่างเกตกับซอร์ส (C_{gs}) ที่อยู่

ในช่วงอิมิตานี้ ในทางปฏิบัติ C_{gs} ยังต้องรวมเอาผลของค่าความจุทางไฟฟ้าแฝงของออกไซด์ที่เกิดจากการซ้อนทับกันบางส่วนระหว่างเกตกับซอร์สด้วย สามารถหาได้จากสมการที่(2.61)

$$C_{gs} = \frac{\partial Q_T}{\partial V_{gs}} = \frac{2}{3} C_{ox} WL \quad (2.61)$$



รูปที่ 2.29 การหาอัตราขยายกระแสขณะปิดวงจร

การพิจารณาการตอบสนองความถี่สูง ของมอสทรานซิสเตอร์อีกประการหนึ่งที่สำคัญคือการวิเคราะห์ความถี่ที่ทำให้อัตราขยายกระแสเท่ากับหนึ่ง (Unity gain cut-off frequency: f_T) โดยที่ต่อในลักษณะของวงจรขยายคอมมอนซอร์ส ถูกนิยามว่าเป็นความถี่ที่ทำให้อัตราขยายกระแสของมอสทรานซิสเตอร์ที่ค่าเท่ากับหนึ่งขณะที่ปิดวงจร (Short Circuit) รูปที่ 2.29 แสดงแบบจำลองแบบไฮบริดพายของมอสทรานซิสเตอร์ในลักษณะคอมมอนซอร์ส โดยปกติอัตราขยายกระแส (i_o/i_i) มีค่าสูงมาก เนื่องจากกระแสที่ขาเกต i_i มีค่าน้อยมาก จากรูปที่ 2.29 กระแส i_i มีค่าเท่ากับ

$$i_i = (C_{gs} + C_{gd}) s V_{gs} \quad (2.62)$$

กระแสทางด้าน i_o สามารถหาได้จากสมการ

$$i_o = g_m V_{gs} - s C_{gd} V_{gs} \quad (2.63)$$

เนื่องจากค่า C_{gd} มีค่าน้อยมาก จนทำให้พจน์สุดท้ายของสมการที่(2.63) มีค่าประมาณเข้าใกล้ศูนย์ ดังนั้นสมการที่(2.63) จึงมีค่าเท่ากับ

$$i_o = g_m V_{gs} \quad (2.64)$$

จากสมการที่ (2.62) และสมการ (2.64) อัตราขยายกระแส i_o/i_i ขณะปิดวงจร มีค่าเท่ากับ

$$\frac{i_o}{i_i} = \frac{g_m}{s(C_{gs} + C_{gd})} \quad (2.65)$$

จากนิยามที่ได้กล่าวไว้ ทำให้อัตราขยายกระแสมีค่าเท่ากับหนึ่ง ดังนั้นสามารถหาได้จากสมการที่ (2.65) โดยกำหนดให้มีค่าเท่ากับ

$$1 = \frac{g_m}{j(2\pi f_T)(C_{gs} + C_{gd})} \quad (2.66)$$

จากสมการที่ (2.66) ความถี่ f_T มีค่าเท่ากับ

$$f_T = \frac{g_m}{2\pi C_{gs} + C_{gd}} \quad (2.67)$$

แทนค่า g_m และ C_{gs} ในสมการที่ (2.56) และ (2.61) ตามลำดับ ลงในสมการที่ (2.67) จะเห็นได้ว่า f_T จะอยู่ในรูปของตัวแปรที่มีความสัมพันธ์กับโครงสร้างของมอสทรานซิสเตอร์ มีค่าเท่ากับ

$$f_T = \frac{\mu C_{ox} W (V_{GS} - V_{Th})}{2\pi L C_{gs}} = \frac{\mu C_{ox} W (V_{GS} - V_{Th})}{2\pi L (2C_{ox} WL / 3)} = \frac{3}{4} \frac{\mu}{\pi L^2} (V_{GS} - V_{Th}) \quad (2.68)$$

จะเห็นได้ว่าความถี่ f_T จะขึ้นอยู่กับความยาวของแชนแนล (L) และค่าแรงดันระหว่างเกตและซอร์ส (V_{GS}) จากเหตุผลดังกล่าวจึงทำให้มอสทรานซิสเตอร์มีขนาดเล็กลงอย่างต่อเนื่อง เพื่อให้มอสทรานซิสเตอร์และวงจรรวมมีประสิทธิภาพในการตอบสนองที่ความถี่สูงได้เป็นอย่างดี

2.8 บทสรุป

มอสทรานซิสเตอร์เป็นอุปกรณ์ประเภทแอทฟที่มีคุณสมบัติทางไฟฟ้าที่ใช้แรงดันควบคุมแหล่งกำเนิดกระแส (Voltage control current source) โดยเนื้อหาในบทนี้ได้อธิบายถึงเทคโนโลยีซีมอส โครงสร้างและสัญลักษณ์ หลักการทำงานในย่านต่าง ๆ รวมทั้งสมการที่เกี่ยวข้องในการทำงานของมอสทรานซิสเตอร์ โดยทั่วไปแล้วมอสทรานซิสเตอร์สามารถแบ่งออกเป็น 2 แบบ คือ แบบเอ็นแชนแนลและแบบปloedพาหะ แต่ละแบบยังตามสารกึ่งตัวนำออกเป็น 2 ชนิด คือ ชนิดแชนแนลพี (P-channel type) และชนิดแชนแนลเอ็น (N-channel type) การไบแอสมีลักษณะตรงกันข้าม เมื่อพิจารณากระแสเดรนของมอสทรานซิสเตอร์ย่านการทำงานจะขึ้นอยู่กับแรงดัน $V_{GS} - V_{Th}$ ที่จ่ายให้กับอินพุตของมอสทรานซิสเตอร์ และต้องมีค่ามากกว่าแรงดันขีดเริ่ม V_{Th} จึงจะสามารถ

