

T 155226

วงจรรวมวาร์เป็นวงจรมานี้ไม่ใช้สัญญาณนาฬิกาซึ่งแตกต่างจากวงจรรวมวาร์ หากความหน่วงของวงจรรวมวาร์ไม่สอดคล้องกับข้อกำหนดความหน่วงอาจทำให้ทำงานผิดพลาดได้ การออกแบบวงจรรวมวาร์จึงมีความจำเป็นต้องทดสอบข้อผิดพลาดของความหน่วง วิทยานิพนธ์นี้ นำเสนอวิธีการทดสอบข้อผิดพลาดความหน่วงสำหรับวงจรรวมวาร์แบบบัสที่ไม่วางความหน่วงชนิดปรับมาตราส่วนได้ที่สร้างจากแผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับ โดยทดสอบจากการสร้างคูเวกเตอร์ทดสอบเพื่อตรวจสอบการเปลี่ยนแปลงระดับสัญญาณในวงจรมานี้ได้สองวิธี วิธีแรกคือการทดสอบข้อผิดพลาดความหน่วงในการทำงานซึ่งเป็นการทดสอบการทำงานตามข้อกำหนดความหน่วงของวงจรรวมวาร์ และวิธีที่ 2 คือ การทดสอบเชิงโครงสร้างเป็นการทดสอบข้อผิดพลาดความหน่วงเส้นทางซึ่งเป็นการทดสอบจากการสร้างคูเวกเตอร์ทดสอบเพื่อตรวจสอบหาความหน่วงของเส้นทางเพื่อตรวจสอบความถูกต้องของวงจรมานี้ สำหรับการสร้างเวกเตอร์ทดสอบข้อผิดพลาดความหน่วงเส้นทางแบ่งการสร้างเป็น 2 ส่วนตามโครงสร้างของวงจรรวมวาร์แบบบัส คือ การสร้างเวกเตอร์ทดสอบสำหรับวงจรมานี้และวงจรมานี้ตอบรับ ทั้งนี้วิทยานิพนธ์นี้ยังเสนออีกว่า ในกรณีที่วงจรรวมวาร์สร้างจากแผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับ การสร้างเวกเตอร์ที่กล่าวมาสามารถสร้างโดยวิเคราะห์จากแผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับได้โดยตรงจึงสามารถสร้างเวกเตอร์ทดสอบพร้อมกับวิธีการออกแบบได้ นอกจากนี้ยังนำเสนอการนำค่าความหน่วงที่ได้จากการทดสอบมาปรับปรุงวงจรมานี้โดยลดการเลือกตั้งสายสัญญาณในการสร้างวงจรมานี้ตอบรับได้

TE 155226

Since asynchronous circuits do not use global clock which differ from synchronous ones, so the circuits may not operate correctly without timing assumption. Hence, delay testing in asynchronous circuits is necessary. In this thesis, two approaches for delay testing of Scalable-Delay-Insensitive asynchronous combinational circuits, using Reduced-Ordered-Binary Decision Diagram (ROBDD) by the vector pair are proposed. One is a functional delay testing whose tested circuits based on timing assumption of asynchronous combinational circuits. Another one is a path delay testing based on circuit structure. The test generation for path delay testing generated can be divided into two parts according to the type of the circuits -- Dual-rail circuits and acknowledgement circuits. This thesis shows that the circuits implemented using ROBDD; the test can be directly generated from ROBDD. Thus, circuit design and test generation can be done simultaneously. Moreover, the thesis also proposes that the results of path delay test can be used to reduce the selected wires for constructing acknowledgement circuits.