

บทคัดย่อ

ความท้าทายของการพัฒนาโปรแกรมบนคอมพิวเตอร์ที่มีหลายหน่วยประมวลผลบนชิปเดียว (ชิปมัลติโพร์เชอร์) อยู่ที่การหาวิธีดึงสมรรถนะสูงที่สุดจากทรัพยากรของระบบภายในกรอบเวลาอันจำกัด ทางออกหนึ่งที่ลดปัญหาเรื่องกรอบเวลาคือการพัฒนาโปรแกรมเชิงขนาดอย่างรวดเร็วโดยใช้ส่วนต่อประสานโปรแกรมประยุกต์ ซึ่งว่า โอลเอนเม็ป (OpenMP) ที่ใช้คอมไพล์เตอร์สร้างเกรดและจัดการแบ่งงานโดยอัตโนมัติตามคำสั่งกำกับที่ระบุในโปรแกรม อย่างไรก็ตาม ข้อจำกัดสำคัญของโปรแกรมเชิงขนาดแบบโอลเอนเม็ปคือโปรแกรมปรับสมรรถนะได้ยากเนื่องจากสมรรถนะส่วนหนึ่งเสียไปในการประมวลผลลูปที่คอมไابل์เตอร์แบ่งโดยปริยาย ซึ่งอาจจะไม่เหมาะสมกับสถาปัตยกรรมแคชทำให้เกิดเวลาสูญเปล่าเมื่อไม่พบข้อมูลที่แคชสูง แม้ว่าโอลเอนเม็ปจะมีคำสั่งปรับลักษณะการแจกจูปให้ผู้พัฒนาโปรแกรมเลือกใช้ก็ตาม แต่การระบุว่าคำสั่งเหล่านี้ส่งผลกระทบต่อการใช้แคชอย่างไรนั้น ผู้พัฒนาโปรแกรมมักจะต้องใช้ซอฟต์แวร์ประเภทเครื่องมือวิเคราะห์สมรรถนะเพื่อช่วยค้นหาแนวทางปรับวิธีการแจกจูปที่ให้สมรรถนะสูงสุด ทั้งนี้ เครื่องมือวิเคราะห์สมรรถนะที่มีในปัจจุบันยังมีข้อจำกัดสองประการ คือ เครื่องมือที่วิเคราะห์รายละเอียดได้ดีนั้น มักจะใช้ได้กับหน่วยประมวลผลเฉพาะบิชัฟหรือเฉพาะสถาปัตยกรรม และเครื่องมือที่ครอบคลุมหน่วยประมวลผลได้หลายสถาปัตยกรรมมักจะมีส่วนวิเคราะห์การใช้งานแคชที่ยังไม่สามารถทันถึงผลกระทบการเลือกคำสั่งแจกจูปได้โดยตรง วิทยานิพนธ์ฉบับนี้จึงเสนอการวิจัยและพัฒนาเครื่องมือวิเคราะห์สมรรถนะชื่อ พี-สปา (P-SPA ย่อมาจาก Parallel program analysis using a Simics-based, Performance Analyzer) ที่สามารถใช้วิเคราะห์สมรรถนะของแคชที่สืบเนื่องมาจากการแจกจูปของโปรแกรมโอลเอนเม็ป บนหลายสถาปัตยกรรมได้

เครื่องมือพี-สปาพัฒนาเป็นโมดูลเสริมบนระบบจำลองซิมิกส์ (Simics) ที่ได้รับการยอมรับว่าเป็นระบบที่จำลองการทำงานของสถาปัตยกรรมคอมพิวเตอร์ได้ถูกต้อง เครื่องมือพี-สปาเก็บข้อมูลการทำงานของแคชเมื่อประมวลผลลูป แสดงผลการวิเคราะห์ในรูปแบบของกราฟและข้อมูลดิบ วิทยานิพนธ์ฉบับนี้นำเสนอด้วยการนำเสนอขั้นตอนการทำวิจัยเพื่อพัฒนาและตรวจสอบความถูกต้องของเครื่องมือพี-สปา รายงานผลการทดลองใช้พี-สปาเพื่อวิเคราะห์สมรรถนะของชิปมัลติโพร์เชอร์ และปรับสมรรถนะโปรแกรมเชิงขนาดรวมทั้งสิ้นจากการทดลอง ซึ่งผลสรุปโดยรวมได้ว่า เครื่องมือพี-สปาสามารถใช้เพื่อศึกษาผลกระทบเบื้องต้นของสมรรถนะของการออกแบบสถาปัตยกรรม และเพื่อหาแนวทางปรับสมรรถนะโปรแกรมเชิงขนาดด้วยการเลือกวิธีแบ่งลูป ทำให้โปรแกรมเร็วขึ้นได้เป็นสัดส่วนถึงร้อยละ 10 เมื่อเทียบกับโปรแกรมดั้งเดิมที่ใช้ค่าอัตโนมัติตามที่คอมไابل์เตอร์กำหนด

Abstract

A challenge for developing programs on computers which have multiple processors on a single chip (chip-multiprocessors) is how to utilize the processor resources towards optimum performance within a time constraint. A solution to relax the time constraint is to rapidly develop parallel programs by using a standard application program interface called OpenMP. The highlight of OpenMP is that programmers only specify some directives in source programs telling compilers to generate the codes for thread creation and work sharing automatically. Despite the ease of development, OpenMP programs are difficult to tune. One reason is that the default loop scheduling generated by compilers may not fit well with particular cache architecture; resulting high ratio of cache misses. To alleviate this problem, OpenMP specification consists of several scheduling clauses for programmers to match with program characteristics. However to identify which scheduling clause is best fit to a program; programmers require some information from a performance analyzer. Recent development of performance analyzers imposes two issues. First, some analyzers which could give detail characteristics of programs are normally designed for particular processor architecture. Second, performance analyzers which cover many processor architectures normally do not relate the detail characteristics of cache usage to loop scheduling clauses. To overcome the issues, this thesis proposed the research and development of a new performance analyzer called P-SPA (Parallel program analysis using a Simics-based, Performance Analyzer). The proposed analyzer is aim to cover the performance characteristics of cache in related to scheduling clauses; and can be used to analyze various types of chip multiprocessor architectures.

The P-SPA performance analyzer implements as additional module on top of the widely acceptable, computer-architecture simulator, called Simics. The P-SPA module collects cache characteristics during an execution of a loop body and produces the analysis results in the form of graphs and data files. This thesis presents the research methodology to develop and verify the P-SPA analyzer. It also reports the studies of performance tuning using P-SPA. Six experiments have been reported to demonstrate that the P-SPA analyzer can be use as a tool for both the study on new architectural designs and on how to tune the performance of OpenMP programs. The experimental results show that using P-SPA as a tool to choose scheduling clauses, a particular workload can performs up to 10 percents faster in comparison to its original default scheduling directed by the compiler.