

วิทยานิพนธ์นี้มีวัตถุประสงค์เพื่อนำเสนอหลักการออกแบบวงจรถอดรากที่สองสำหรับสัญญาณอนาล็อกบนพื้นฐานเทคโนโลยีทรานซิสเตอร์แบบมอสซึ่งมีความเหมาะสมต่อการนำไปสร้างเป็นวงจรรวมที่มีการทำงานในโหมดกระแส โครงสร้างของวงจรถอดรากที่สองที่ได้นำเสนอประกอบไปด้วย วงจรจำกัดกระแส วงจรสะท้อนกระแส และวงจรถอดรากที่สองแบบพื้นฐาน ซึ่งอาศัยคุณสมบัติของหลักการทรานส์ลิเนียร์แบบมอสที่มีการทำงานอยู่ในช่วงอิมิตัวเป็นหลัก เพื่อยืนยันหลักการที่ได้นำเสนอในวิทยานิพนธ์นี้ จึงทำการทดสอบสมรรถนะการทำงานของวงจรโดยการเลียนแบบการทำงานด้วยโปรแกรม PSPICE ผลที่ได้แสดงให้เห็นถึง ความแม่นยำ ช่วงปฏิบัติการทางขนาด และผลตอบสนองทางความถี่ ซึ่งสอดคล้องกับหลักการทางทฤษฎีที่ได้นำเสนอไว้ในวิทยานิพนธ์เป็นอย่างดี

## ABSTRACT

TE138919

The Goal of this thesis is to present the design of CMOS-based square-rooting circuit for analog signal processing, which is suitable for current-moded integrated circuit form. The proposed circuit consists of the limiter circuit, the current mirror and the basic square-rooting cell by using the characteristic of MOS translinear principle. PSPICE simulation results confirm that the performance of the designed circuit, i.e. accuracy, dynamic range and frequency response, are agreed well with the theoretical analysis.