

บทความนี้เสนอวงจรออปแอมป์ที่อินพุตและเอาต์พุตมีช่วงปฏิบัติงานเป็นแบบ rail-to-rail โดยออกแบบด้วยเทคโนโลยีซีมอสมาตรฐานทั่ว ๆ ไป มอสทรานซิสเตอร์จะถูกลดค่าแรงดัน แทรชโวลโดยกระตุ้นอินพุตเข้าที่ขา bulk วงจรทำงานที่แหล่งจ่ายแรงดัน ± 1 โวลต์ ภาคเอาต์พุตปฏิบัติงานแบบ rail-to-rail โดยจัดเป็นคลาส AB และจะใช้ภาค folded cascode เพื่อรักษาการสวิงของสัญญาณทางอินพุตและเอาต์พุตที่สูงเอาไว้ การจำลองการทำงานใช้โปรแกรม PSpice โดยใช้พารามิเตอร์ซีมอส 1.2 ไมครอน Level 3 ของ MOSIS ซึ่งผลการจำลองค่า DC gain คือ 86 dB ค่าแบนด์วิดท์ที่ unity-gain คือ 8 MHz และ phase margin คือ 46°

ABSTRACT

TE139637

This thesis proposes the low-voltage op-amp circuit with rail-to-rail input and output ranges. The circuit can operate at ± 1 volt power supply and is designed by using standard CMOS process. The MOS threshold voltage can be reduced by forcing a constant current through the transistor bulk terminal. The output stage rail-to-rail operation with a Class AB and provides the high gain while keeping the high input and high output swing by folded cascode stage. PSpice simulations are performed by using 1.2 μm parameters, level 3 of MOSIS. This op-amp has a DC gain of 86 dB, unity-gain bandwidth of 8 MHz, and phase margin of 46° .