

บทคัดย่อ

TE140368

วิทยานิพนธ์ฉบับนี้เป็นการนำเสนอการออกแบบกรองสัญญาณเชิงเลข(Digital Filter) ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) ที่นำเสนอโดย [1-8] และวิธีการดังกล่าว ได้สร้างขึ้นมาจากฟังก์ชันถ่ายโอน (Transfer Function) โดยตรง ส่วนในวิทยานิพนธ์นี้ได้ใช้ เทคนิคการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสเก็ต (State-Space Representation) ส่งผลให้ จำนวนของสัญญาณอินพุทที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง และเมื่อจาก ปริภูมิสเก็ตเป็นรูปแบบทางคณิตศาสตร์ที่อยู่ในรูปของเมตริกซ์ ทำให้การคำนวณหาค่าสเกลลิ่ง แฟคเตอร์ (Scaling Factor) เพื่อป้องกันการเกิดโอเวอร์โฟล์ว (Overflow) สามารถคำนวณได้โดย จ่ายด้วยวิธีการทางเมตริกซ์ ส่วนในเบื้องต้นการสร้างได้ใช้ภาษา VHDL ในกระบวนการทำงาน ของวงจรที่ออกแบบ แล้วทำการสังเคราะห์เป็นวงจรออกแบบ โดยวงจรที่ได้จะถูกนำไปเม็ปลงไป ยังอุปกรณ์ FPGA (Field Programmable Gate Array) เพื่อทดสอบการทำงาน

ABSTRACT

TE140368

This thesis presents a design of digital filter based on distributed arithmetic, its transfer function can be used for hardware realization. This thesis proposes state-space representation in order to reduce a number of input of a memory. Scaling factor to prevent the overflow can be determined by matrix computation. An implementation can be used VHDL to describe the hardware of digital filter and synthesis for mapping on FPGA.