

วิทยานิพนธ์นี้ นำเสนอแนวทางการออกแบบวงจรกรองดิจิตอลความถี่ต่ำผ่านเชิงคลื่นแบบแลททิซ ด้วยอัลกอริทึมในการคำนวณแบบบิตขนาน เนื้อหาภายในวิทยานิพนธ์อธิบายถึงหลักการและทฤษฎีของวงจรกรองดิจิตอลเชิงคลื่นแบบแลททิซ และได้อธิบายขั้นตอนการออกแบบวงจรกรองในระดับฟังก์ชันถ่ายโอนด้วยโปรแกรมแมทแล็บ โดยได้นำมาใช้ในการคำนวณหาค่าสัมประสิทธิ์ของวงจรกรองดิจิตอลความถี่ต่ำผ่านเชิงคลื่นแบบแลททิซตามวงจรกรองต้นแบบ บัทเทอร์เวิร์ธ เชบีเชฟ และอิลลิปติก และใช้เป็นเครื่องมือในการปรับความยาวค่าสัมประสิทธิ์ของวงจรกรองให้เหมาะสมที่สุด จากนั้นจึงได้อธิบายวิธีการจัดการเวลาการทำงานของอุปกรณ์ประมวลผลโดยได้นำเสนอไว้ 2 แนวทาง คือ วงจรกรองที่ใช้ตัวปรับสองพอร์ต 2 ตัวทำงานขนานกัน และวงจรกรองที่ใช้ตัวปรับสองพอร์ตตัวเดียว พร้อมทั้งได้เชื่อมโยงไปสู่การออกแบบเป็นวงจรในระดับเกตโดยใช้โปรแกรม Xilinx Foundation 2.1i ภายใต้ขอบเขตของอุปกรณ์ที่มีจำนวนเกตไม่สูงนัก (ไม่เกิน 15,000 เกต) เมื่อทำการโปรแกรมลงในชิพ เอฟพีจีเอ แล้ว จึงทำการทดสอบผลตอบสนองทางความถี่ของวงจรกรองดิจิตอลโดยผ่านสัญญาณจริงเข้าสู่วงจรกรอง ซึ่งพบว่า เป็นไปตามข้อกำหนดที่ต้องการ

This thesis proposes bit-parallel arithmetic algorithms for implementation of lattice wave digital low-pass filters using FPGAs. Related theories and design principals of lattice wave digital filters are consequentially illustrated by explanation on MATLAB's design steps to calculate and optimize filter coefficients from analog filter prototypes: butterworth, chebyshev and elliptic filters. Then the multiplexing techniques are neatly expressed in time schedule patterns with two methods that are the first structures constructed by parallel of two circuits of two-port adaptor and the different one performed by only one circuit of two-port adaptor. These time schedules of lattice wave digital filters were mapped and implemented by Xilinx Foundation 2.1i into FPGAs containing small number of gates (less than 15,000). Finally, Programmed FPGAs has been successfully tested for real circuit frequency responses by real signal measurements with the satisfied results remaining in desirable filter specifications.