

วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรเรียงลำดับสัญญาณอนาล็อกในโหมดคัสคาหลักการทำงานของวงจรอาศัยการทำงานของวงจรหาค่าสูงสุด และ วงจรหาค่าต่ำสุดเป็นหลัก วงจรประกอบด้วยออปแอมป์ คู่ร่วมกับไดโอด และตัวต้านทาน สัญญาณที่ได้จากการออกแบบวงจรนี้สามารถเรียงลำดับสัญญาณอินพุตที่มีค่ามากกว่าไปหาสัญญาณอินพุตที่มีค่าน้อยกว่าได้ตามลำดับเหมาะสำหรับนำไปประยุกต์ใช้งานในระบบที่เป็นเวลาจริงได้ และเพื่อเป็นการทดสอบสมรรถนะการทำงานของวงจรที่ได้ทำการออกแบบ ได้เขียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE ผลจากการเขียนแบบการทำงานของวงจรสามารถยืนยันได้ว่าวงจรที่ออกแบบสอดคล้องเป็นไปตามหลักการที่ได้นำเสนอ

A voltage-mode sorting circuit for analog signal is presented in this thesis. The operation principle of the circuit is based on maximum and minimum function cells. The maximum and minimum function cells consist of operational amplifiers (op-amps), diodes and resistors. The outputs are obtained by ordering the inputs in the decreasing order. The proposed circuit achieves a high-speed operation and suitable for real-time systems. The performances of the proposed sorter were studied by the use of the PSPICE analog simulation program. The simulation results verified the circuit performances are agreed with the expected values.