

สารบัญภาพ

	หน้า
ภาพที่ 2.1 สัญลักษณ์มอสทรานซิสเตอร์ชนิดต่าง ๆ	8
ภาพที่ 2.2 โครงสร้างของมอสทรานซิสเตอร์ชนิดเอ็นแชนแนล	9
ภาพที่ 2.3 การทำงานของมอสทรานซิสเตอร์ในช่วงต่าง ๆ	10
ภาพที่ 2.4 การไบอัสมอสทรานซิสเตอร์ (ก) NMOS (ข) PMOS	13
ภาพที่ 2.5 กราฟความสัมพันธ์ระหว่าง I_D และ V_{DS} เมื่อ λ เท่ากับศูนย์	14
ภาพที่ 2.6 คุณสมบัติทางเอาต์พุตของมอสทรานซิสเตอร์	15
ภาพที่ 2.7 แบบจำลองสัญญาณขนาดเล็กของมอสเฟส (ก) ไม่พิจารณาผลของ λ ขณะทำงาน ในช่วงอิ่มตัว (ข) พิจารณาผลของ λ โดยเพิ่มความต้านทานที่ทางออก	17
ภาพที่ 2.8 วงจรคู่มือเฟอเรนเชียลที่เป็นส่วนหน้าของวงจรขยายความนำ	19
ภาพที่ 2.9 (ก) วงจรกระแสคงที่ (I_{REF}) สะท้อนกระแสเบี่ยงขึ้น (ข) คุณสมบัติทางเอาต์พุตของ วงจรสะท้อนกระแส	22
ภาพที่ 2.10 สัญลักษณ์การสะท้อนกระแส (ก) แบบสะท้อนกระแสออก (ข) แบบ สะท้อนกระแสเข้า	23
ภาพที่ 2.11 โครงสร้างของวงจรสะท้อนกระแสที่ต่อเป็นวงจรขยายความนำ	24
ภาพที่ 2.12 โครงสร้างพื้นฐานภายในของ OTA ชนิดหลายเอาต์พุตแบบซีมอส (CMOS MO-OTA)	24
ภาพที่ 2.13 สัญลักษณ์ของ OTA ชนิดเอาต์พุตเดียว	25
ภาพที่ 2.14 สัญลักษณ์ของ OTA ชนิดหลายเอาต์พุต (MO-OTA)	25
ภาพที่ 2.15 แบบจำลองสัญญาณขนาดเล็กของวงจรขยายความนำ	26
ภาพที่ 2.16 แบบจำลองสัญญาณขนาดเล็กของวงจรขยายความนำ (ก) ชนิดเอาต์พุตเดียว (ข) ชนิด หลายเอาต์พุต	26
ภาพที่ 2.17 การออกแบบวงจรขยายความนำให้มีคุณสมบัติเป็นวงจรความต้านทานแบบต่าง ๆ ..	27
ภาพที่ 2.18 การออกแบบวงจรขยายความนำให้มีคุณสมบัติเป็นวงจรกรองความถี่สูงผ่าน	29
ภาพที่ 3.1 ผลตอบสนองความถี่ทางอุมคคิของวงจรกรองความถี่	31
ภาพที่ 3.2 ผลตอบสนองทางความถี่ของวงจรกรองแบบต่าง ๆ	32
ภาพที่ 3.3 ขนาดและเฟส Response พล็อตเมื่อ $N(s)$ หรือ $D(s)$ เป็นค่าคงที่ K	34
ภาพที่ 3.4 ขนาดและเฟส Plot เมื่อ (ก) $H(s) = 1/s$ และ (ข) $H(s) = s$	35

สารบัญภาพ (ต่อ)

	หน้า
ภาพที่ 3.5 ขนาดและเฟส Plot เมื่อ $H(s) = s + \alpha$ และ $H(s) = 1/s + \alpha$	36
ภาพที่ 3.6 การพล็อตกราฟโดยการประมาณค่าจากสมการ	38
ภาพที่ 3.7 วงจรเมื่อตัวต้านทานถูกแยกออกมาเพื่อการศึกษา	41
ภาพที่ 3.8 วงจรกรองความถี่หลายหน้าที่รูปแบบกระแสโดยใช้ OTA-C จำนวนน้อย	44
ภาพที่ 3.9 วงจรกรองความถี่แบบแอกทิฟหลายหน้าที่ด้วยโครงสร้างแบบไบควอต	45
ภาพที่ 3.10 วงจรกรองความถี่หลายหน้าที่รูปแบบกระแสแบบใหม่ชนิดหลายอินพุต หลายเอาต์พุตโดยใช้ OTA-C	46
ภาพที่ 4.1 บล็อกไดอะแกรมของหลักการที่นำเสนอ	52
ภาพที่ 4.2 วงจรโอทีเอหลายเอาต์พุตแบบซิมอสพื้นฐาน	52
ภาพที่ 4.3 วงจรคิฟเฟอเรนเชียลแบบไม่สูญเสีย	53
ภาพที่ 4.4 วงจรกรองความถี่หลายหน้าที่รูปแบบกระแสที่นำเสนอ	54
ภาพที่ 4.5 รูปแบบทั่วไปของวงจรสัญญาณขนาดเล็กของ OTA	57
ภาพที่ 5.1 คุณสมบัติของวงจรกรองความถี่ทั้ง 4 แบบ เมื่อปรับค่า $I_B = 1\mu A$	62
ภาพที่ 5.2 คุณสมบัติของวงจรกรองความถี่ทั้ง 4 แบบ เมื่อปรับค่า $I_B = 100\mu A$	63
ภาพที่ 5.3 คุณสมบัติของวงจรกรองความถี่ที่ต้องการผ่าน BPF เมื่อปรับค่าของ I_{BQ}	63
ภาพที่ 5.4 คุณสมบัติของวงจรกรองความถี่ที่ต้องการออก BRF เมื่อปรับค่าของ I_{BQ}	64
ภาพที่ 5.5 คุณสมบัติของวงจรกรองผ่านทุกความถี่ APF ที่ความถี่ตอบสนอง 1 MHz	65
ภาพที่ 5.6 ผลการตอบสนองทางความถี่จากการปรับค่าของ I_B และ C	65