

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบวงจรบวกเลขฐานสองโดยวิธี Carry look ahead เป็นเทคนิคการหา Carry out จากอินพุตโดยตรงเพื่อเพิ่มความเร็วของการบวก วงจรที่นำเสนอได้ ออกแบบวงจร Carry Propagation โดยใช้ Transmission gate ให้ pMOS ส่งผ่านสัญญาณที่เป็น โลจิก "1" และ nMOS ส่งผ่านสัญญาณที่เป็นโลจิก "0" ได้ดีที่สุด ซึ่งวงจร [1 - 4] เป็นการ ออกแบบ วงจรที่มี pull-up และ pull-down แต่วงจรที่นำเสนอเป็นการออกแบบที่ลด pull-up และ pull-down ทำให้สูญเสียพลังงานน้อยลง ใช้จำนวนมอสทรานซิสเตอร์น้อยกว่า และ ความเร็วในการทำงานเพิ่มขึ้น เนื่องจากวงจร [1-4] ทำงานที่ 1.5 โวลท์ ทำให้สิ้นเปลืองพลังงาน และใช้จำนวนมอสทรานซิสเตอร์มากแต่วงจรที่นำเสนอสามารถทำงานที่ระดับแรงดัน 1.2 โวลท์และ ใช้จำนวนมอส-ทรานซิสเตอร์น้อยกว่าเดิม จึงทำให้พื้นที่ของวงจรและค่ากำลังงานสูญเสีย้นน้อยกว่า เมื่อเทียบกับ บทความที่ผ่านมา [1 - 4] จำลองการทำงานโดยการให้โปรแกรม PSPICE ตรวจสอบ คุณสมบัติของวงจรโดยใช้โมเดลโมเดล ของ MOSIS ขนาด 0.35 μm

ABSTRACT

TE 159172

This thesis presents a design of binary adder circuit by using carry look ahead method. It is the technique for directly searching the carry out from the input in the to increase the speed of adding. The circuit is a type of transmission gate circuit advantage of pMOS to transfer the logic "1" and nMOS to transfer the logic "0". This transmission gate circuit is able to save the energy loss of pull-up and pull-down which bring about a reduction of energy and number of transistors and increases the speed of adding because the previous circuits in the references [1-4] operate with 1.5 volts and use a lot of transistors but this proposed circuit operates at 1.2 volts and reduces the number of transistors. All simulation results are carried out by using the PSPICE program simulator with 0.35 μm CMOS model of MOSIS.