

T 165588

เนื้อหาของวิทยานิพนธ์เล่มนี้ นำเสนอการออกแบบระบบฐานข้อมูลแบบ 4 ก้าว อดเดรนท์ โดยใช้เทคโนโลยีชีมอส ซึ่งอาศัยหลักการใหม่ โดยการป้อนสัญญาณเข้าที่ขาบอดี้ของ mosfet การออกแบบเป็นการประยุกต์ใช้ขาบอดี้ของ mosfet มาใช้งานให้เกิดประโยชน์ อีกทั้ง บางวงจรที่นำเสนอ สามารถทำงานที่ระดับแรงดันไฟเล็กที่ต่ำและใช้กำลังงานน้อย การออกแบบ วงจรคุณภาพสัญญาณและลอกนี้ใช้วิธีการประมาณค่าจากอนุกรมเทียบเลอร์จากรากที่สอง ในส่วนของ แรงดันขีดเริ่ม และนำมารัดคลาร์โนนิกส่วนที่ไม่ต้องการอัดคำวิธีการนวัตและลบสัญญาณ

ABSTRACT**TE 165588**

This Thesis presents the design of the CMOS four-quadrant analog multiplier circuit that use a new concept by driving the input signal at the body-terminal of MOSFETs. This design uses the body-terminal of MOSFETs more usefully and presents the circuits that can operate at low supply voltage and have low power consumption. In the design of analog multiplier use the approximation method from the Taylor's series for threshold voltage's square-root and eradicate the undesired series's harmonics by signal summation and subtraction to increase the electrical characteristic of the circuits.