

บทที่ 2

ทฤษฎีและงานวิจัยที่เกี่ยวข้อง


ในบทนี้กล่าวถึงทฤษฎีและงานวิจัยที่เกี่ยวข้อง ซึ่งเป็นความรู้เบื้องต้นในการทำงานวิจัย แบ่งออกเป็น วงจรอสมวาร การเข้ารหัสในวงจรอสมวาร การออกแบบวงจรอสมวาร บัส ดีเอ็มเอ การใช้พลังงานของวงจร และงานวิจัยที่เกี่ยวข้อง โดยมีรายละเอียดดังต่อไปนี้

2.1 วงจรอสมวาร

วงจรอสมวารมีลักษณะเด่นคือ การเปลี่ยนสถานะของวงจรต่างๆจะอาศัยสัญญาณนาฬิกาเป็นตัวกำกับจังหวะหรือกระตุ้นให้เกิดการเปลี่ยนแปลง แต่ในวงจรอสมวารนั้น ลักษณะการทำงานจะแตกต่างออกไป กล่าวคือไม่ต้องอาศัยสัญญาณนาฬิกาในการกำกับจังหวะ ซึ่งจะทำให้เกิดข้อดี [5] ขึ้นดังต่อไปนี้

1. ปราศจากปัญหาสัญญาณนาฬิกาที่ผิดเพี้ยนไป

สัญญาณนาฬิกาที่ผิดเพี้ยน เนื่องจากการที่สัญญาณนาฬิกาเดินทางไปถึงจุดต่างๆในเวลาที่แตกต่างกันซึ่งจะเป็นไปตามหลักการของการมีสัญญาณนาฬิกาพร้อมกันของวงจรแบบอสมวาร เกิดปัญหาความคลาดเคลื่อนของสัญญาณนาฬิกาที่ไม่พึงประสงค์ ตามรูปที่ 2.1



รูปที่ 2.1 สัญญาณนาฬิกาและสัญญาณนาฬิกาที่ไม่พึงประสงค์

จากรูปที่ 2.1 เมื่อเกิดสัญญาณนาฬิกาที่ไม่พึงประสงค์ขึ้น จะส่งผลกระทบต่อให้จังหวะการทำงานในวงจรเกิดความคลาดเคลื่อน และเกิดความผิดพลาดในการทำงานตามมา


แต่ในวงจรแบบสมวารจะไม่มีกระจายสัญญาณนาฬิกาเพื่อใช้เป็นตัวกำหนดการทำงาน จึงไม่ต้องกังวลเรื่องเวลาที่ผิดเพี้ยนไป

2. ใช้พลังงานต่ำ

วงจรมาตรฐานแบบสมวารใช้สัญญาณนาฬิกาที่มีการเปลี่ยนแปลงสถานะสลับไปมา ซึ่งจะต้องประจุสัญญาณและคายประจุสัญญาณอยู่ตลอดเวลาตลอดทั้งวงจร แม้ในส่วนของวงจรที่ไม่ได้ถูกเรียกใช้งาน ก็ยังคงได้รับสัญญาณนาฬิกากระตุ้นอย่างต่อเนื่อง ทำให้สิ้นเปลืองพลังงาน แต่ในวงจรแบบสมวารจะมีการเปลี่ยนแปลงสัญญาณภายใน เมื่อวงจรส่วนนั้นถูกร้องขอให้ใช้งานเท่านั้น จึงใช้พลังงานต่ำกว่า

3. ประสิทธิภาพทางด้านความเร็วดีกว่าวงจรสมวาร

วงจรสมวารถูกกำหนดให้ความเร็วในการทำงานของวงจรขึ้นอยู่กับสัญญาณนาฬิกาส่วนที่ทำงานช้าที่สุดหรือวิถีกฤต (Critical Path) เพื่อให้วงจรทำงานเข้าจังหวะกันได้อย่างถูกต้อง แต่วงจรสมวารไม่ใช้สัญญาณนาฬิกา ความเร็วในการทำงานที่ได้จึงเท่ากับเวลาการทำงานของแต่ละขั้นตอนทำให้ทำงานได้รวดเร็วกว่า ยกตัวอย่างการทำงาน ดังรูปที่ 2.2



รูปที่ 2.2 การใช้เวลาของงาน A B C D E และ F

จากรูปที่ 2.2 แสดงการทำงานที่ประกอบด้วย 6 ขั้นตอน คือขั้นตอน A B C D E และ F ซึ่งในวงจรสมวาร เวลาที่ใช้ในการทำงานแต่ละขั้นตอนจะเท่ากับขั้นตอนที่ใช้เวลาในการทำงานมากที่สุด โดยมีรายละเอียดดังนี้

เวลาในการทำของงานที่ 1 ซึ่งมีขั้นตอนจาก $A \rightarrow B \rightarrow C = 30+30+30 = \underline{90}$

เวลาในการทำของงานที่ 2 ซึ่งมีขั้นตอนจาก $D \rightarrow B \rightarrow C = 30+30+30 = \underline{90}$

เวลาในการทำของงานที่ 3 ซึ่งมีขั้นตอนจาก $D \rightarrow E \rightarrow F = 30+30+30 = \underline{90}$

รวมเวลาเฉลี่ยที่ใช้ในการทำงานทั้งหมด $= (90+90+90) / 3 = \underline{90}$

แต่ในวงจรอสมวาร เวลาที่ใช้ในการทำงานทั้งหมดจะเท่ากับเวลาที่ใช้ในการทำงานของแต่ละขั้นตอน นำมาหาค่าเฉลี่ย โดยมีรายละเอียดดังนี้

เวลาในการทำของงานที่ 1 ซึ่งมีขั้นตอนจาก $A \rightarrow B \rightarrow C = 25+20+10 = \underline{55}$

เวลาในการทำของงานที่ 2 ซึ่งมีขั้นตอนจาก $D \rightarrow B \rightarrow C = 15+20+10 = \underline{45}$

เวลาในการทำของงานที่ 3 ซึ่งมีขั้นตอนจาก $D \rightarrow E \rightarrow F = 15+25+30 = \underline{70}$

รวมเวลาเฉลี่ยที่ใช้ในการทำงานทั้งหมด $= (55+45+70) / 3 = \underline{56.67}$

ซึ่งจะเห็นได้ว่าเวลาที่ใช้ในวงจรอสมวารนั้น เวลาในการทำงานทั้งหมดของวงจร จะใช้เวลาน้อยกว่าวงจรสมวาร

2.2 การเข้ารหัสในวงจรอสมวาร


การออกแบบวงจรอสมวารไม่มีการใช้สัญญาณนาฬิกาควบคุมจังหวะในการรับส่งข้อมูล จึงใช้วิธีการเข้ารหัสข้อมูลเพื่อตรวจสอบการมาถึงของข้อมูล และสร้างจังหวะในการทำงานที่ถูกต้องให้กับวงจรอสมวาร นอกจากนี้การเข้ารหัสข้อมูลยังช่วยให้สามารถตรวจสอบความผิดพลาดของข้อมูลที่ผ่านการเข้ารหัสแล้วได้ง่ายขึ้น การเข้ารหัสที่นิยม เช่น การเข้ารหัสโดยใช้ข้อมูลรวมชุด การเข้ารหัสโดยใช้รหัสรางคู่ และการเข้ารหัสโดยใช้รหัสหนึ่งในสี่ โดยเฉพาะการเข้ารหัสที่เกี่ยวข้องกับงานวิจัยชิ้นนี้ ดังนี้

2.2.1 รหัสรางคู่

การเข้ารหัสโดยใช้รหัสรางคู่จะดำเนินการเข้ารหัสข้อมูลที่ละ 1 บิตดังตารางที่ 2.1 โดยรับส่งสัญญาณข้อมูล 1 บิตด้วยสายสายสัญญาณ 2 เส้น และตรวจสอบการมาถึงของสัญญาณข้อมูลด้วยสายสัญญาณตอบรับ (Acknowledge Signal) 1 เส้น ส่วนสัญญาณร้องขอ (Request Signal) จะถูกส่งรวมไปกับสัญญาณข้อมูล ดังรูปที่ 2.3


ตารางที่ 2.1 ค่าความจริงในสายสัญญาณรหัสวางคู่ที่ใช้เข้ารหัสข้อมูล 1 บิต

รหัสฐานสอง	รหัสวางคู่	
data[0]	wire[1]	wire[0]
0	0	1
1	1	0
ไม่มีข้อมูล	0	0




รูปที่ 2.3 วงจรแปลงค่าระหว่างรหัสฐานสองกับรหัสวางคู่ [6]


การใช้รหัสวางคู่กับสัญญาณอานัติแบบ 4 ชั้น (4-Cycle Protocol, 4 Phase Protocol) [2] ซึ่งเป็นโพรโทคอลการเปลี่ยนสัญญาณแทนสัญญาณนาฬิกาในวงจรสมวารแบบหนึ่ง มีหลักการทำงานคือ เมื่อภาคส่งทำการส่งข้อมูลไปยังภาครับเสร็จสิ้น สัญญาณตอบรับของภาครับจะมีค่าเป็น 1 เพื่อแสดงว่าได้รับข้อมูลครบแล้ว จากนั้นภาคส่งจะเปลี่ยนค่าในสายข้อมูลและค่าในสายสัญญาณตอบรับทั้งหมดของภาคส่งเป็น 0 (ไม่มีข้อมูล) เพื่อพร้อมสำหรับการรับข้อมูลใหม่ในครั้งถัดไป การทำงานรับส่งข้อมูล 1 บิตของรหัสวางคู่กับสัญญาณอานัติแบบ 4 ชั้นเป็นดังรูปที่ 2.4



รูปที่ 2.4 การทำงานรับส่งข้อมูล 1 บิตของรหัสวางคู่กับสัญญาณอานัติแบบ 4 ชั้น




(ก) วงจรแปลงค่าระหว่างรหัสฐานสอง 2 บิตกับรหัสรางคู่




(ข) วงจรแปลงค่าระหว่างรหัสฐานสอง 2 บิตกับรหัสหนึ่งในสี่

รูปที่ 2.5 วงจรแปลงค่าระหว่างรหัสฐานสองกับรหัสรางคู่และรหัสหนึ่งในสี่ [6]

การใช้รหัสหนึ่งในสี่กับสัญญาณอาณัติแบบ 4 ชั้น มีหลักการทำงานเหมือนกับ การใช้รหัสรางคู่กับสัญญาณอาณัติแบบ 4 ชั้น กล่าวคือเมื่อภาคส่งทำการส่งข้อมูลไปยังภาครับ เสร็จสิ้น สัญญาณตอบรับของภาครับจะมีค่าเป็น 1 เพื่อแสดงว่าได้รับข้อมูลครบแล้ว จากนั้น ภาคส่งจะเปลี่ยนค่าในสายข้อมูลและค่าในสายสัญญาณตอบรับทั้งหมดของภาคส่งเป็น 0 (ไม่มี ข้อมูล) เพื่อพร้อมสำหรับการรับข้อมูลใหม่ในครั้งถัดไป การทำงานรับส่งข้อมูล 2 บิตของรหัสรางคู่ และรหัสหนึ่งในสี่กับสัญญาณอาณัติแบบ 4 ชั้น เป็นดังรูปที่ 2.6



(ก) การทำงานรับส่งข้อมูล 2 บิตของรหัสวางคู่กับสัญญาณอาณัติแบบ 4 ชั้น



(ข) การทำงานรับส่งข้อมูล 2 บิตของรหัสหนึ่งในสี่กับสัญญาณอาณัติแบบ 4 ชั้น

รูปที่ 2.6 การทำงานรับส่งข้อมูล 2 บิตของรหัสวางคู่และรหัสหนึ่งในสี่
กับสัญญาณอาณัติแบบ 4 ชั้น

2.3 การออกแบบวงจรอสมวาร

การออกแบบวงจรอสมวาร ต้องคำนึงถึงแบบจำลองความหน่วง (Delay Model) เพื่อจัดการกับความหน่วงที่เกิดขึ้นกับวงจร เช่น ความหน่วงที่เกิดจากรหัสขึ้นตอนการสื่อสาร ความหน่วงจากอุณหภูมิ ความหน่วงจากแรงดันที่ป้อนให้กับวงจร เป็นต้น เพื่อให้วงจรทำงานได้อย่างถูกต้อง งานวิจัยนี้ใช้วิธีการออกแบบวงจรอสมวารด้วยแบบจำลองความหน่วงดังต่อไปนี้



2.3.1 การออกแบบวงจรควบคุมที่ไม่ขึ้นกับอัตราเร็วโดยใช้กราฟบรรยายการเปลี่ยนสัญญาณ [2]

กราฟบรรยายการเปลี่ยนสัญญาณ (Signal Transition Graph: STG) ถูกนำมาใช้สร้างวงจรควบคุมที่ไม่ขึ้นต่ออัตราเร็ว (Speed-independent Control Circuits) ซึ่งวงจรควบคุมดังกล่าว ใช้แบบจำลองความหน่วงที่ไม่ขึ้นต่ออัตราเร็ว กล่าวคือเป็นแบบจำลองความหน่วงที่ไม่มีการกำหนดค่าความหน่วงในสายสัญญาณ แต่จะกำหนดความหน่วงให้กับเกตในวงจร วิธีการออกแบบวงจรควบคุมที่ไม่ขึ้นต่ออัตราเร็วโดยใช้กราฟบรรยายการเปลี่ยนสัญญาณ มีขั้นตอนดังต่อไปนี้


1. สร้างแผนผังแสดงการเปลี่ยนแปลงสถานะลอจิกของอินพุตและเอาต์พุต ในแต่ละช่วงเวลา (Timing diagram)
2. สร้างกราฟบรรยายการเปลี่ยนสัญญาณให้สอดคล้องกับแผนผังในข้อ 1 โดยใช้เครื่องหมายบวก (+) เป็นสัญลักษณ์ของสัญญาณขาขึ้น หรือลอจิกมีค่าจาก 0 เป็น 1 ใช้เครื่องหมายลบ (-) เป็นสัญลักษณ์ของสัญญาณขาลง หรือลอจิกมีค่าจาก 1 เป็น 0 ใช้การขีดเส้นใต้ชื่อสัญญาณเพื่อบ่งบอกว่าสัญญาณดังกล่าวเป็นสัญญาณอินพุต และสัญญาณที่ไม่ได้ขีดเส้นใต้เป็นสัญญาณเอาต์พุต
3. สร้างกราฟแสดงสถานะ (State Graph) จากกราฟในข้อ 2 โดยกำหนดให้สัญญาณขาขึ้นแทนด้วย 0^* และสัญญาณขาลงแทนด้วย 1^*
4. ใส่ค่าสัญญาณที่ได้จากกราฟในข้อ 3 ลงในแผนที่คาร์นอฟ (Karnaugh Map) และลดทอนสมการลอจิกโดยใช้พีชคณิตบูลีน (Boolean Algebra)
5. สร้างวงจรระดับเกตจากสมการลอจิกที่ลดทอนแล้วในข้อ 4

รูปที่ 2.7 แสดงการออกแบบอุปกรณ์ชนิดซีโดยใช้กราฟบรรยายการเปลี่ยนสัญญาณ ซึ่งมีขั้นตอนตามที่กล่าวไว้ กล่าวคือ สร้างแผนผังแสดงการเปลี่ยนแปลงสถานะลอจิกของอินพุตและเอาต์พุต ในแต่ละช่วงเวลา ได้ดังรูปที่ 2.7(ข) โดยมีพฤติกรรมการเปลี่ยนแปลงสถานะลอจิกคือ เมื่ออินพุต a และ b มีค่าลอจิกเดียวกัน คือ มีลอจิกเป็น 0 ทั้งคู่ หรือมีลอจิกเป็น 1 ทั้งคู่ ลอจิกของเอาต์พุต c จะมีค่าเท่ากับกับอินพุต a และ b แต่หากอินพุต a และ อินพุต b มีค่าลอจิกต่างกัน ค่าลอจิกของเอาต์พุต c จะไม่มีการเปลี่ยนแปลง (Next-state = Present-state)

สำนักงานคณะกรรมการวิจัยแห่งชาติ
 ห้องสมุดงานวิจัย
 วันที่.....25.08.2555.....
 เลขทะเบียน.....246310.....
 เลขเรียกหนังสือ.....


จากนั้นแปลงเป็นกราฟบรรยายการเปลี่ยนสัญญาณได้ดังรูปที่ 2.7(ค) และเขียนในรูปแบบของกราฟแสดงสถานะได้ดังรูปที่ 2.7(ง) โดยจะเขียนอยู่ในเทอมของค่า a b และ c ตามลำดับ เช่น 10*0 หมายถึง ค่า a เท่ากับ 1 ค่า b เปลี่ยนจาก 0 เป็น 1 และ ค่า c เท่ากับ 0 เป็นต้น เมื่อสรุปเป็นแผนที่คาร์โนฟจะได้ดังรูปที่ 2.7(จ) จากนั้นในขั้นตอนสุดท้ายจะแปลงสมการจากแผนที่คาร์โนฟเป็นวงจรระดับเกตของอุปกรณ์ชนิดซีได้ดังรูปที่ 2.7(ฉ) เป็นอันเสร็จสิ้นขั้นตอน

C-element and its environment




(ก) โครงร่างวงจรร

Timing diagram




(ข) แผนผังแสดงการเปลี่ยนแปลงสถานะลอจิกของอินพุตและเอาต์พุต ในแต่ละช่วงเวลา

STG



(ค) กราฟบรรยายการเปลี่ยนสัญญาณ

State Graph



(ง) กราฟแสดงสถานะ


รูปที่ 2.7 การออกแบบอุปกรณ์ชนิดซีโดยใช้กราฟบรรยายการเปลี่ยนสัญญาณ

Karnaugh map for C

ab \ c	00	01	11	10
0	0	0	0*	0
1	1*	1	1	1

$c = ab + ac + bc$

(จ) แผนที่คาร์นอฟ



(ข) วงจรระดับเกต



รูปที่ 2.7 การออกแบบอุปกรณ์ชนิดซีโดยใช้กราฟบรรยายการเปลี่ยนสัญญาณ (ต่อ)


2.3.2 การออกแบบวงจรรวมารโดยใช้แผนภาพตัดสินใจแบบทวิภาค

ชนิดที่มีการลดทอนอันดับ [8]

แผนภาพการตัดสินใจแบบทวิภาค (Binary Decision Diagram) เป็นแผนภาพที่ใช้อธิบายการทำงานของฟังก์ชันตรรกะ โดยแทนค่าตัวแปรในพีชคณิตบูลีนและเขียนแจกแจงเป็นโครงสร้างที่มีอันดับชั้น เพื่อช่วยในการออกแบบและสังเคราะห์วงจรที่มีขนาดใหญ่ โดยแผนภาพตัดสินใจแบบทวิภาคชนิดที่มีอันดับที่สามารถลดขนาดของแผนภาพลงได้จะเรียกว่า แผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับ (Reduced-Ordered-Binary Decision Diagram: ROBDD) วิธีการออกแบบวงจรรวมารโดยใช้แผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับ มีขั้นตอนดังต่อไปนี้

1. สร้างแผนภาพการตัดสินใจแบบทวิภาค โดยแทนค่าตัวแปรในพีชคณิตบูลีนและเขียนแจกแจงเป็นโครงสร้างที่มีอันดับชั้น
2. ลดทอนอันดับแผนภาพในข้อ 1 เพื่อเป็นการลดรูปวงจร
3. แปลงแผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับเป็นวงจรรวมารระดับเกต


รูปที่ 2.8 แสดงการออกแบบวงจรรวมารคู่ของฟังก์ชัน $F=AB'+A'B+C$ โดยใช้แผนภาพตัดสินใจแบบทวิภาคชนิดที่มีการลดทอนอันดับ ซึ่งมีขั้นตอนตามที่กล่าวไว้ กล่าวคือ สร้างแผนภาพการตัดสินใจแบบทวิภาค โดยแทนค่าตัวแปรในฟังก์ชัน $F=AB'+A'B+C$ และเขียนแจกแจงเป็นโครงสร้างที่มีอันดับชั้น ได้ดังรูปที่ 2.8(ก) โดยแต่ละกิ่งเป็นการแทนค่าของลอจิกในฟังก์ชัน



(ก) แผนภาพการตัดสินใจแบบทวิภาค

(ข) แผนภาพตัดสินใจแบบทวิภาคชนิด

มีการลดทอนอันดับ




(ค) วงจรรางคู่

รูปที่ 2.8 การออกแบบวงจรรางคู่ของฟังก์ชัน $F=AB'+A'B+C$ โดยใช้แผนภาพตัดสินใจแบบทวิภาคชนิดมีการลดทอนอันดับ

เช่น กิ่งซ้ายสุดหมายถึง เมื่อค่าลอจิกของอินพุต A B และ C เท่ากับ 0 ค่าลอจิกของเอาต์พุต F จะมีค่าเท่ากับ 0 จากนั้นลดทอนอันดับแผนภาพดังกล่าวจนได้ดังรูปที่ 2.8(ข) ในขั้นตอนสุดท้ายจะแปลงแผนภาพที่ลดทอนแล้วเป็นวงจรรางคู่ของฟังก์ชัน $F=AB'+A'B+C$ ได้ดังรูปที่ 2.8(ค) เป็นอัน

เสร็จสิ้นขั้นตอน โดยหลักการแปลงแผนภาพตัดสินใจแบบทวิภาคชนิดลดทอนอันดับเป็นวงจร
 รางคู่ แสดงดังรูปที่ 2.9



รูปที่ 2.9 การแปลงแผนภาพตัดสินใจแบบทวิภาคชนิดลดทอนอันดับเป็นวงจรรางคู่

2.4 บัส

บัส คือ ช่องทางที่ใช้ในการรับส่งข้อมูลไปยังอุปกรณ์ต่างๆ ในคอมพิวเตอร์ ที่เชื่อมต่อถึงกัน โดยบัสจะถูกใช้งานจากหลายอุปกรณ์ ดังนั้นการออกแบบบัสจึงต้องคำนึงถึงลำดับการเข้าเรียกใช้ของแต่ละอุปกรณ์ เนื่องจาก ณ เวลาหนึ่ง จะมีอุปกรณ์เพียงอุปกรณ์เดียวเท่านั้นที่เรียกใช้บัสได้ [9] ซึ่งบัสโดยทั่วไปจะสามารถรับส่งข้อมูลได้ทั้งสองทิศทาง (Bi-directional)

2.4.1 ส่วนประกอบของบัส

ส่วนประกอบของบัสประกอบด้วย บัสข้อมูล (Data Bus) บัสเลขที่อยู่ (Address Bus) และบัสควบคุม (Control Bus) โดยแต่ละส่วนมีหน้าที่การทำงาน [4] ดังต่อไปนี้

1. บัสข้อมูล

ทำหน้าที่รับส่งข้อมูลจากจุดหนึ่งไปยังจุดหนึ่งภายในบัส หากจำนวนเส้นของบัสข้อมูลมีมาก ความจุในการรับส่งข้อมูลต่อเวลาจะมีจำนวนมากตามไปด้วย ยกตัวอย่างเช่น บัสระบบแบบ 16 บิต หมายถึงบัสสามารถรับส่งข้อมูลได้ครั้งละ 16 บิต

2. บัสเลขที่อยู่

ใช้เก็บตำแหน่งที่ต้องการรับส่งข้อมูล โดยจะเก็บตำแหน่งของต้นทางที่จะส่งข้อมูลออกไป และตำแหน่งของปลายทางที่จะรับข้อมูลไปเก็บ ตำแหน่งที่ถูกอ้างถึงเช่น ตำแหน่งของหน่วยความจำ ตำแหน่งของช่องทางหรือพอร์ท (Port) ในอุปกรณ์อินพุท/เอาต์พุท (I/O)

3. บัสควบคุม

ทำหน้าที่ควบคุมสัญญาณที่กำหนดว่าจะให้บัสทำการอ่านหรือเขียนข้อมูลลงตามคำสั่งที่ได้รับ โดยทั่วไปมีหน้าที่ควบคุมการทำงาน ดังต่อไปนี้

การเขียนข้อมูลลงหน่วยความจำ (Memory Write): เป็นการเขียนข้อมูลลงในหน่วยความจำจากบัสตามตำแหน่งที่อยู่ที่ได้จากสายที่เลขที่อยู่

การอ่านข้อมูลจากหน่วยความจำ (Memory Read): เป็นการนำข้อมูลจากหน่วยความจำจากตำแหน่งที่อยู่ที่ส่งมาร้องขอ แล้วนำข้อมูลเข้าไปยังบัส

การเขียนอินพุท/เอาต์พุท (I/O Write): เป็นการนำข้อมูลในบัสเขียนลงตำแหน่งที่อยู่ของพอร์ทอินพุท/เอาต์พุท

การอ่านอินพุท/เอาต์พุท (I/O Read): เป็นการอ่านข้อมูลจากตำแหน่งที่อยู่ของพอร์ทอินพุท/เอาต์พุท แล้วนำข้อมูลที่อ่านได้ไปไว้ในบัส

สัญญาณตอบรับ (Acknowledge Signal): เป็นตัวบอกว่าข้อมูลได้รับเป็นที่เรียบร้อยแล้ว (ในกรณีการเขียน) และข้อมูลได้เข้าไปในบัสเรียบร้อยแล้ว (ในกรณีการอ่าน)

สัญญาณร้องขอ (Request Signal): เป็นสัญญาณที่อุปกรณ์แต่ละตัวใช้ในการร้องขอเพื่อใช้บัสในการรับส่งข้อมูล

การอนุญาตให้ใช้บัส (Bus Grant): เป็นผลมาจากการร้องขอ ควบคุมโดยตัวตัดสินใจให้อนุญาตให้ใช้บัส

การร้องขออินเทอร์รัพท์ (Interrupt Request): เป็นสัญญาณที่บอกว่าสัญญาณร้องขอในขณะนั้นกำลังรอการอนุญาตจากตัวตัดสินใจ (Bus Arbiter) อยู่

การตอบรับอินเทอร์รัพท์ (Interrupt Acknowledge): เป็นการตอบรับจากสัญญาณร้องขออินเทอร์รัพท์

สัญญาณนาฬิกา (Clock): ใช้ในการควบคุมลำดับการทำงานของวงจร (ในกรณีของวงจรถอดสมวารจะไม่ใช่สัญญาณนาฬิกาในการควบคุม)


รีเซ็ต (Reset): เป็นการเริ่มต้นค่าใหม่

2.4.2 ชนิดของบัส

บัสแบ่งออกเป็น 2 ชนิด คือ บัสแบบเดดิเคต (Dedicated Bus) และบัสแบบมัลติเพล็กซ์ (Multiplex Bus) บัสแบบเดดิเคตประกอบด้วยสายรับส่งเลขที่อยู่ และสายรับส่งข้อมูล ซึ่งจะแยกกันอย่างชัดเจน เกิดข้อดีคือสามารถรับส่งเลขที่อยู่พร้อมกับข้อมูลได้ในเวลาเดียวกัน แต่มีข้อเสียคือใช้สายสัญญาณจำนวนมาก บัสแบบมัลติเพล็กซ์จะใช้สายสัญญาณในการรับส่งเลขที่อยู่และข้อมูลร่วมกัน เกิดข้อดีคือใช้สายสัญญาณจำนวนน้อยกว่าแบบเดดิเคต แต่มีข้อเสียคือทำงานได้ช้ากว่าแบบเดดิเคต เนื่องจากไม่สามารถรับส่งเลขที่อยู่พร้อมกับข้อมูลได้ในเวลาเดียวกัน นอกจากนี้การออกแบบยังทำได้ยากกว่า

2.4.3 หลักการการทำงานของบัส

การทำงานของบัสแบบถอดสมวารมีจังหวะการอ่านข้อมูลดังรูปที่ 2.10 (ก) โดยไมโครโพรเซสเซอร์จะส่งสัญญาณเลขที่อยู่ และสัญญาณแสดงสถานะ (หรืออาจใช้สัญญาณร้องขอ) ป้อนเข้าบัส จากนั้นก็จะรอให้สัญญาณเลขที่อยู่ที่ป้อนเข้าบัสเสถียรแล้ว จึงป้อนสัญญาณอ่าน เพื่อสั่งให้บัสทำการอ่านข้อมูล จากนั้นเมื่อหน่วยความจำได้รับสัญญาณเลขที่อยู่ และสัญญาณอ่าน จะถอดรหัสสัญญาณเลขที่อยู่ แล้วจึงนำข้อมูลในตำแหน่งสัญญาณเลขที่อยู่ที่ได้รับป้อนเข้าสู่สัญญาณข้อมูลในบัส เมื่อข้อมูลในบัสเสถียรแล้ว ตัวควบคุมบัสก็จะส่งสัญญาณตอบรับ เพื่อบอกว่าบัสได้รับข้อมูลแล้ว จากนั้นเมื่ออุปกรณ์ร้องขอได้อ่านข้อมูลออกไปจากบัสแล้ว อุปกรณ์นั้นก็จะปล่อยสัญญาณที่ร้องขอไว้ เป็นผลให้หน่วยความจำหยุดส่งข้อมูล ตัวควบคุมบัสจะหยุดส่งสัญญาณตอบรับ สุดท้ายทุกสัญญาณจะถูกละทิ้งทั้งหมด



(ก) รอบการอ่านข้อมูลของบัสแบบอสมาวาร



(ข) รอบการเขียนข้อมูลของบัสแบบอสมาวาร

รูปที่ 2.10 รอบการอ่านเขียนข้อมูลของบัสแบบอสมาวาร




สำหรับจังหวะการเขียนข้อมูลดังรูปที่ 2.10 (ข) โดยอุปกรณ์ที่ต้องการเขียนข้อมูล จะป้อนข้อมูลลงในบัส ในขณะที่เดียวกันไมโครโพรเซสเซอร์จะส่งสัญญาณเลขที่อยู่ และสัญญาณแสดงสถานะ (หรืออาจใช้สัญญาณร้องขอ) ป้อนเข้าบัส จากนั้นก็จะรอให้สัญญาณเลขที่อยู่และข้อมูลที่ป้อนเข้าบัสเสถียรแล้ว จึงป้อนสัญญาณเขียน เพื่อสั่งให้หน่วยความจำเขียนข้อมูลจากบัส เมื่อหน่วยความจำได้รับสัญญาณเขียนข้อมูลแล้ว ก็จะเริ่มทำการเขียนข้อมูลลงในตำแหน่งของสายสัญญาณเลขที่อยู่ที่ได้รับ เมื่อเขียนเสร็จแล้วก็จะส่งสัญญาณตอบรับกลับไป จากนั้นอุปกรณ์ที่ร้องขอเขียนข้อมูลก็จะปล่อยสัญญาณที่ร้องขอไว้ หน่วยความจำก็จะปล่อยสัญญาณตอบรับสุดท้ายทุกสัญญาณจะถูกปล่อยทั้งหมด

2.5 ดีเอ็มเอ

ไมโครโพรเซสเซอร์ทำหน้าที่ประมวลผลงานต่างๆที่มีความหลากหลาย รวมถึงงานที่ต้องรับส่งข้อมูลจากอุปกรณ์ต่อพ่วงภายนอกมาใช้ด้วย เช่น การโหลดโปรแกรมจากฮาร์ดดิสไปยังหน่วยความจำ เป็นต้น โดยไมโครโพรเซสเซอร์จะต้องคอยควบคุมการรับส่งข้อมูลจากอุปกรณ์ต่อพ่วง ซึ่งความเร็วในการทำงานของอุปกรณ์ต่อพ่วงต่ำกว่าไมโครโพรเซสเซอร์อยู่มาก ทำให้ต้องเสียเวลาคอยอุปกรณ์ ดีเอ็มเอ (Direct Memory Access: DMA) [26] สามารถแบ่งเบาภาระดังกล่าวได้ด้วยการทำหน้าที่ควบคุมการรับส่งข้อมูลของอุปกรณ์ต่อพ่วงโดยตรงแทนไมโครโพรเซสเซอร์ ส่งผลให้ไมโครโพรเซสเซอร์ไม่ต้องเสียเวลารอคอยการติดต่อจากอุปกรณ์ต่อพ่วง และสามารถไปทำงานอื่นได้

2.5.1 หลักการทำงานของดีเอ็มเอ



รูปที่ 2.11 หลักการทำงานของดีเอ็มเอ

หลักการการทำงานของดีเอ็มเอคือ ไมโครโพรเซสเซอร์จะส่งสัญญาณเริ่มต้นบอกให้ ดีเอ็มเอรับผิดชอบการรับส่งข้อมูลจากอุปกรณ์ต่อพ่วง เมื่อมีงานที่เกี่ยวข้องกับอุปกรณ์ต่อพ่วงเข้ามา โดยสัญญาณเริ่มต้นประกอบด้วย การระบุตำแหน่งที่อยู่ที่ต้องการส่งข้อมูล และตำแหน่งที่อยู่ที่ต้องการรับข้อมูล (Initialize source pointer) การระบุพอร์ทของอุปกรณ์ที่ต้องการรับส่งข้อมูล (Initialize port address) รวมถึงจำนวนข้อมูลที่ต้องการเคลื่อนย้ายจากอุปกรณ์ (Initialize counter) จากนั้นไมโครโพรเซสเซอร์จะไปทำงานอื่นและปล่อยให้ดีเอ็มเอทำหน้าที่เคลื่อนย้ายข้อมูลกับอุปกรณ์ต่อพ่วงตามที่สัญญาณเริ่มต้นระบุ ดังแสดงในรูปที่ 2.11 [10] และเมื่อดีเอ็มเอทำงานเสร็จจะส่งสัญญาณอินเตอร์รัพท์ไปที่ไมโครโพรเซสเซอร์ เพื่อแจ้งผลเสร็จสิ้นของงานให้ ไมโครโพรเซสเซอร์ทราบ

2.5.2 การเชื่อมต่อดีเอ็มเอ


โครงสร้างของการเชื่อมต่อระหว่างดีเอ็มเอกับไมโครโพรเซสเซอร์ หน่วยความจำหลัก และอุปกรณ์ต่อพ่วง (Alternative DMA Configurations) เป็นไปได้หลายแบบดังแสดงในรูปที่ 2.12 คือ

1. Single-bus, detached DMA : ดีเอ็มเอ ไมโครโพรเซสเซอร์ หน่วยความจำหลัก และอุปกรณ์ต่อพ่วง เชื่อมต่อกันผ่านบัสระบบเพียงอย่างเดียว ข้อดีคือออกแบบง่ายและใช้ค่าใช้จ่ายในการสร้างต่ำ แต่มีข้อเสียคือเมื่อดีเอ็มเอทำงานรับส่งข้อมูลจากอุปกรณ์ต่อพ่วงซึ่งต้องใช้บัสระบบ จะส่งผลให้ไมโครโพรเซสเซอร์ไม่สามารถใช้งานบัสระบบเพื่อติดต่อกับหน่วยความจำในขณะนั้นได้


2. Single-bus, integrated DMA-I/O : ดีเอ็มเอ ไมโครโพรเซสเซอร์ หน่วยความจำหลัก เชื่อมต่อกันผ่านบัสระบบ โดยอุปกรณ์ต่อพ่วงจะเชื่อมต่อโดยตรงกับดีเอ็มเอ ข้อดีคือ เมื่อดีเอ็มเอทำงานรับส่งข้อมูลจากอุปกรณ์ต่อพ่วงไปยังอุปกรณ์ต่อพ่วงด้วยกันจะไม่ใช้บัสระบบ ส่งผลให้ไมโครโพรเซสเซอร์สามารถใช้งานบัสระบบเพื่อติดต่อกับหน่วยความจำในขณะนั้นได้ แต่มีข้อเสียคือ การเชื่อมต่อกันโดยตรงดังกล่าว เมื่อมีอุปกรณ์เชื่อมต่อจำนวนมากขึ้นจะทำให้ส่วนเชื่อมต่อเพิ่มจำนวนมากขึ้นตาม เกิดการสิ้นเปลืองทรัพยากรในระบบ

3. I/O bus : ดีเอ็มเอ ไมโครโพรเซสเซอร์ หน่วยความจำหลัก เชื่อมต่อกันผ่านบัสระบบ ส่วนอุปกรณ์ต่อพ่วงจะเชื่อมต่อกับดีเอ็มเอผ่านบัสสำหรับอุปกรณ์ต่อพ่วง เมื่อดีเอ็มเอ


ทำงานรับส่งข้อมูลจากอุปกรณ์ต่อพ่วงไปยังอุปกรณ์ต่อพ่วงด้วยกันจะไม่ใช้บั๊ระบบ ส่งผลให้ไมโครโพรเซสเซอร์สามารถใช้งานบั๊ระบบเพื่อติดต่อกับหน่วยความจำในขณะนั้นได้ เช่นเดียวกับแบบ Single-bus, integrated DMA-I/O แต่การเชื่อมต่อดีเอ็มเอกับอุปกรณ์ต่อพ่วงผ่านบั๊สำหรับอุปกรณ์ต่อพ่วง จะช่วยลดโครงสร้างการเชื่อมต่อเมื่อมีอุปกรณ์จำนวนมากขึ้น จึงประหยัดทรัพยากรระบบได้มากกว่า



(ก) Single-bus, detached DMA



(ข) Single-bus, integrated DMA-I/O



(ค) I/O bus

รูปที่ 2.12 การเชื่อมต่อดีเอ็มเอกับระบบ [11]

2.6 การใช้พลังงานของวงจร

พลังงานที่วงจรสูญเสียไปแบ่งออกเป็น พลังงานสถติก (Static Power) และ พลังงานไดนามิก (Dynamic power) ดังสมการที่ 2.1 [12] โดยพลังงานสถติกสูญเสียจากการ

รั่วไหลของกระแสไฟฟ้าภายในตัวไดโอดหรือทรานซิสเตอร์ (Leakage Power) พลังงานไดนามิกสูญเสียจากการใช้พลังงานเปลี่ยนสถานะของสัญญาณภายในวงจร (Switching Power) เช่น เปลี่ยนสถานะสัญญาณจากสถานะ 0 เป็นสถานะ 1 หรือ จากสถานะ 1 เป็นสถานะ 0 เป็นต้น

$$P_{\text{total}} = P_{\text{static}} + P_{\text{dynamic}} \quad (2.1)$$

$$P_{\text{total}} = (P_{\text{switching}} + P_{\text{short}}) + P_{\text{leakage}}$$


การออกแบบวงจรให้สูญเสียพลังงานในวงจรมีน้อยลง หรือให้วงจรใช้พลังงาน (Power Consumption) ต่ำ สามารถทำได้หลายแนวทาง เช่น การลดขนาดวงจร โดยใช้ไดโอดและทรานซิสเตอร์ลดลงเพื่อลดการสูญเสียพลังงานสแตติก การลดความถี่ของการเปลี่ยนสถานะสัญญาณภายในวงจรเพื่อลดการสูญเสียพลังงานไดนามิก เป็นต้น

2.7 งานวิจัยที่เกี่ยวข้อง


ในส่วนนี้จะอธิบายถึงงานวิจัยที่เกี่ยวข้องกับการออกแบบบัสระบบแบบอสสมวาร โดยมีรายละเอียดดังนี้

2.7.1 งานวิจัยพัฒนาระบบ MARBLE

งานวิจัย [7] พัฒนาระบบ MARBLE (Manchester Asynchronous Bus for Low Energy) [14] ซึ่งใช้เชื่อมต่อไมโครโพรเซสเซอร์ AMULET3i กับแกนหน่วยประมวลผล และตัวควบคุมดีเอ็มเอ็มกับหน่วยความจำรวมและอุปกรณ์อื่นๆ ดังรูปที่ 2.13 โดยพัฒนาปรับปรุงบัสระบบดังกล่าวให้ปริมาณงานที่ทำในหนึ่งหน่วยเวลา (Throughput) มีค่าสูงขึ้น และลดปัญหาความผิดพลาดของการรับส่งข้อมูลในสายสัญญาณ ที่เกิดจากการรบกวนของสายสัญญาณที่ทำงานอยู่ใกล้กัน (Crosstalk) ลงได้ โดยใช้การเข้ารหัสข้อมูลแบบหนึ่งในสี่ แบบจำลองความหน่วงที่ไม่ไวต่อความหน่วง (Delay Insensitive: DI) สัญญาณอานัติแบบ 4 ชั้น และโครงสร้างการทำงานแบบสายท่อแบบอสสมวาร (Asynchronous Pipelines) ในการออกแบบ



รูปที่ 2.13 บั้ระบบ MARBLE และองค์ประกอบวงจร



รูปที่ 2.14 บั้ระบบ CHAIN และองค์ประกอบของวงจร


2.7.2 งานวิจัยบั้ระบบ CHAIN

งานวิจัย [15] นำบั้ระบบ CHAIN ซึ่งประยุกต์มาจากบั้ระบบ MARBLE ในงานวิจัยขึ้นก่อน [7] ไปใช้กับโปรเซสเซอร์ SPA ซึ่งใช้งานบนชิปของสมาร์ทการ์ด (Smartcard

Chip) พบว่ามีประสิทธิภาพด้านความถูกต้องของข้อมูลและความปลอดภัยของข้อมูลสูง ยากต่อการโจมตีระบบ โครงสร้างของบัสระบบ CHAIN และองค์ประกอบของวงจรดังกล่าวเป็นดังรูปที่ 2.14

2.7.3 งานวิจัยการออกแบบบัสสำหรับวงจรรวม

งานวิจัยการออกแบบบัสระบบเพื่อเป็นต้นแบบสำหรับวงจรรวม [4] ประกอบด้วย การออกแบบบัส อินเทอร์เน็ต ดีเอ็มเอ และนำเสนอการเชื่อมต่อระหว่างวงจรรวมและอสมวาร โดยบัสระบบที่ออกแบบใช้สายสัญญาณข้อมูลและสายเลขที่อยู่ขนาด 8 บิต เข้ารหัสโดยใช้รหัสรางคู่ ใช้แบบจำลองความหน่วงที่ไม่ไวต่อความหน่วงชนิดเสมือน และสัญญาณอาณัติแบบ 4 ชั้นในการออกแบบ มีคุณสมบัติรับส่งข้อมูลได้ทั้งสองทิศทางและสามารถเชื่อมต่อกับวงจรรวมและอสมวารได้ ส่วนขององค์ประกอบวงจรได้ดัดแปลงในส่วนคำสั่ง โครงสร้างและส่วนควบคุมของไมโครโพรเซสเซอร์แบบอสมวารที่เชื่อมต่อกับบัส เพื่อให้สามารถเรียกใช้งานบัสระบบแบบอสมวารได้ ดีเอ็มเอถูกออกแบบเป็นแบบอสมวารและอสมวาร ส่วนควบคุมอินพุท/เอาต์พุทถูกออกแบบให้ควบคุมการรับส่งข้อมูลอินพุท/เอาต์พุทแบบอสมวาร วงจรที่สมบูรณ์ของบัสระบบและองค์ประกอบวงจรเป็นดังรูปที่ 2.15



รูปที่ 2.15 บัสระบบแบบอสมวารและองค์ประกอบวงจร

งานวิจัยนี้มีแนวคิดในการนำการออกแบบบั๊ระบบเพื่อเป็นต้นแบบสำหรับวงจร
อสมวาร [4] ดังกล่าว มาเป็นต้นแบบในการออกแบบบั๊ระบบ และใช้รหัสหนึ่งในสี่เข้ารหัสในการ
ส่งข้อมูลเพื่อเพิ่มประสิทธิภาพทางด้านการใช้พลังงานให้กับบั๊ระบบ