

สิทธิพร ประภาวัต 2557: การเพิ่มประสิทธิภาพในการทดสอบวงจรด้วยการประมวลผล
เชิงขนาน ปริญญาวิศวกรรมศาสตรมหาบัณฑิต (วิศวกรรมคอมพิวเตอร์) สาขาวิศวกรรม
คอมพิวเตอร์ ภาควิชาวิศวกรรมคอมพิวเตอร์ ประชานกรรมการที่ปรึกษา: รอง
ศาสตราจารย์ประคนเดช นีละคุปต์, M.Eng. 49 หน้า

ในงานวิจัยนี้ได้มีการนำกระบวนการประมวลผลเชิงขนานมาใช้ในการหาจุดบกพร่อง
ของวงจรแบบ Stuck-at Fault สำหรับวงจรมาตรฐาน ISCAS85 และ ISCAS89 ได้มีการปรับปรุง
โปรแกรม HOPE ให้สามารถจำลองให้สามารถทดสอบหาจุดบกพร่องสำหรับวงจรทั้ง 2 แบบได้

จากผลการจำลองโดยโปรแกรมที่ได้พัฒนาพบว่า จากการทำประมวลผลแบบขนานโดย
ใช้หน่วยประมวลผลจำนวน 2 CPU และ 4 CPU ค่า Speed up อยู่ระหว่าง 1.5 - 3 และจะมี Speed
up โดยรวมประมาณ 4 สำหรับ 8 และ 16 CPU ตามลำดับ จากการจำลองพบว่าขนาดของปัญหา
วงจรที่มีค่าเท่ากับ จำนวนผลคูณของ Test Vector และ Output ของวงจร และขนาดของ Fault List
มีผลกระทบต่อความเร็วในการประมวลผล โดยถ้าขนาดของปัญหา มีค่าเกิน 10000 ขึ้นไปจะให้
Speed up ที่ดี และเมื่อขนาดของปัญหาใกล้เคียงกันขนาด ของ Fault List จะมีผลทำให้เวลาที่ใช้
แตกต่างกัน โดย Fault List ที่มีขนาดใหญ่จะใช้เวลาที่มากกว่าด้วย

ลายมือชื่อนิสิต

ลายมือชื่อประชานกรรมการ