



รายงานการวิจัย

เรื่อง

การสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณไซน์แบบควอดเรเจอร์โหมดกระแส

โดยปราศจากตัวต้านทาน

A Synthesis and Design of Resistor-less Current-mode Sinusoidal Quadrature
Oscillator

โดย

ดร. ศุภโยธิน ณ สงขลา

ได้รับทุนอุดหนุนจากมหาวิทยาลัยราชภัฏสุรินทร์

ปีงบประมาณ 2554

รายงานการวิจัย

เรื่อง

การสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณไซน์แบบควอดเรเจอร์โหมดกระแส

โดยปราศจากตัวต้านทาน

A Synthesis and Design of Resistor-less Current-mode Sinusoidal Quadrature
Oscillator

โดย

ดร. ศุภโยธิน ณ สงขลา

ได้รับทุนอุดหนุนจากมหาวิทยาลัยราชภัฏสวนสุนันทา

ปีงบประมาณ 2554

บทคัดย่อ

ชื่อรายงานการวิจัย : การสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณซายน์แบบควอดเรเตอร์ใหม่ดกระแสดโดยปราศจากตัวต้านทาน

ชื่อผู้วิจัย : ดร. ศุภโยธิน ณ สงขลา

ปีที่ทำการวิจัย : 2554

งานวิจัยนี้นำเสนอการสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณซายน์แบบควอดเรเตอร์ใหม่ดกระแสดโดยปราศจากตัวต้านทานที่มีพื้นฐานมาจากวงจรอินทิเกรเตอร์แบบสูญเสียชนิดลบต่อร่วมกับวงจรอินทิเกรเตอร์แบบไม่สูญเสียและวงจรมายายแบบลบโดยใช้ CCCII เป็นอุปกรณ์หลัก จุดเด่นของวงจรมานำเสนอ คือ (1) สามารถควบคุมการทำงานของวงจรมายายได้ด้วยวิธีการทางอิเล็กทรอนิกส์ (2) ความต้านทานที่เอาต์พุตมีค่าสูง (3) สามารถควบคุมเงื่อนไขและความถี่ในการกำเนิดสัญญาณได้อย่างอิสระจากกันด้วยวิธีทางอิเล็กทรอนิกส์ (4) ใช้ CCCII จำนวน 3 ตัวต้านทานแบบอิเล็กทรอนิกส์จำนวน 1 ตัวร่วมกับตัวเก็บประจุที่ต่อลงกราวด์อีก 2 ตัว โดยปราศจากอุปกรณ์พาสซีฟแบบลอย วงจรมานำเสนอจึงเหมาะที่จะนำไปพัฒนาเป็นวงจรรวม

ผลการจำลองด้วยโปรแกรม PSpice โดยใช้พารามิเตอร์ของ TSMC $0.25\mu\text{m}$ CMOS เทคโนโลยี ที่แหล่งจ่ายแรงดัน $\pm 1.5\text{V}$ ใช้ $C=200\text{pF}$, $I_{B1}=I_{B2}=100\mu\text{A}$, และ $I_{B3}=60\mu\text{A}$ พบว่าระบบโครงข่ายที่ได้สังเคราะห์และออกแบบไว้ สามารถให้ในการกำเนิดสัญญาณซายน์ 2 สัญญาณที่มีเฟสต่างกัน 90 องศา ซึ่งสัญญาณมีความถี่เท่ากับ 1.25MHz มีค่าความผิดเพี้ยนทางฮาร์มอนิกส์รวม (THD) เท่ากับ 1.24% นอกจากนี้ยังทำการทดสอบระบบด้วยการทดลองจริงโดยใช้ไอซีสำเร็จรูปเบอร์ AD844 พบว่าผลการทดลองสอดคล้องตามที่คาดการณ์ไว้ในทางทฤษฎี

คำสำคัญ: โครงข่ายกำเนิดสัญญาณซายน์แบบควอดเรเตอร์, วงจรสายพานกระแสยุคที่สองที่ควบคุมด้วยกระแส, วงจรอินทิเกรเตอร์, โหมดกระแส

Abstract

Research Title : A Synthesis and Design of Resistor-less Current-mode Sinusoidal
Quadrature Oscillator

Author : Dr. Supayotin Na Songkla

Year : 2011

.....

This research presents the synthesis and design of a current-mode sinusoidal quadrature oscillator using CCCIs. The features of the proposed oscillator are that: (1) Electronic tunability of oscillation condition and oscillation frequency. (2) High-impedance current outputs. (3) Independent tuning of the oscillation frequency and the oscillation condition. (4) Consisting of merely 3 CCCIs, 1 electronic resistor and 2 grounded capacitors without any floating elements. The proposed circuit is then suitable for IC architecture

The PSpice simulations using the parameters of a 0.25 μ m TSMC CMOS technology with ± 1.5 V voltage supply, $C=200$ pF, $I_{B1}=I_{B2}=100\mu$ A and $I_{B3}=60\mu$ A show that the proposed oscillator can provide 2 sinusoidal signals with 90 degree phase difference. At 1.25MHz of oscillation frequency, the total harmonic distortion (THD) is about 1.24%. Moreover, the experimental results using commercial ICs (AD844) agree well with the theoretical anticipation.

Keywords: sinusoidal oscillator topology, CCCII, Integrator, Current-mode

กิตติกรรมประกาศ

รายงานการวิจัยเรื่องการสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณชಾಯน์แบบควอดเรเจอร์โหมดกระแสโดยปราศจากตัวต้านทาน สำเร็จได้ เนื่องจากบุคคลหลายท่านได้กรุณาช่วยเหลือให้ข้อมูลข้อเสนอแนะ คำปรึกษาแนะนำ ความคิดเห็น และกำลังใจแก่ผู้เขียน

ผู้เขียนขอขอบคุณอาจารย์ทุกท่านของคณะเทคโนโลยีอุตสาหกรรม ที่ได้ให้คำแนะนำและกำลังใจในการทำงาน และขอขอบคุณมหาวิทยาลัยราชภัฏสวนสุนันทาที่ได้สนับสนุนทุนในการทำวิจัยในครั้งนี้

ท้ายสุดนี้ ขอกราบขอบพระคุณบิดา มารดา และผู้มีพระคุณทุกท่านที่ได้ช่วยส่งเสริมสนับสนุนกระตุ้นเตือน และเป็นกำลังใจตลอดมาให้ผู้เขียนจัดทำรายงานการวิจัย

ดร. ศุภโยธิน ณ สงขลา

กันยายน 2554

สารบัญ

	หน้า
กิตติกรรมประกาศ	(1)
บทคัดย่อ	(2)
ABSTRACT	(3)
สารบัญ	(4)
สารบัญภาพ	(6)
สารตาราง	(8)
บทที่ 1 บทนำ	1
1.1 ความสำคัญและที่มาของปัญหา	1
1.2 วัตถุประสงค์	3
1.3 สมมติฐานของการวิจัย	3
1.4 ประโยชน์ที่คาดว่าจะได้รับ	3
1.5 ขอบเขตของการวิจัย	4
บทที่ 2 ทฤษฎีและงานวิจัยที่เกี่ยวข้อง	5
2.1 วงจรสะท้อนกระแส	5
2.2 หลักการพื้นฐานของทรานส์ลิเนียร์	12
2.3 วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป	15
2.4 วงจรสายพานกระแส	18
2.5 หลักการของวงจรถ้าเนดส์สัญญาณ	25
2.6 งานวิจัยที่เกี่ยวข้อง	31
2.11 สรุป	38
บทที่ 3 วิธีดำเนินการวิจัย	40
3.1 การสังเคราะห์และออกแบบโครงข่ายถ้าเนดส์สัญญาณชಾಯน์ แบบควอดเรเจอร์โหมดกระแส	40
3.2 การวิเคราะห์วงจรในกรณีไม่เป็นอุดมคติ	47
3.4 การเปรียบเทียบคุณสมบัติของวงจรถ้าเนดส์กับวงจรรูปอื่น	54
3.5 สรุป	54

สารบัญ (ต่อ)

	หน้า
บทที่ 4 ผลการวิจัย	56
4.1 ผลการจำลองการทำงานของโครงข่ายกำเนิดสัญญาณชายน์ แบบควอดเรเจอร์	56
4.2 ผลการทดลองวงจรด้วยการต่อวงจรจริง	62
4.3 สรุป	68
บทที่ 5 สรุปผลการวิจัยและข้อเสนอแนะ	69
5.1 สรุปผล	69
5.2 ข้อเสนอแนะ	70
บรรณานุกรม	71
ภาคผนวก	
ภาคผนวก ก แบบจำลองของมอดูเลชันซีเอสเตอร์ที่ใช้ในงานวิจัย	74
ภาคผนวก ข ผลงานวิจัยที่ได้ตีพิมพ์	75
ประวัติผู้ทำรายงานการวิจัย	90

สารบัญญภาพ

ภาพที่	หน้า
2.1 บล็อกไดอะแกรมของวงจรสะท้อนกระแส (ก) ชนิดบวก (ข) ชนิดลบ	6
2.2 วงจรสะท้อนกระแสแบบพื้นฐานที่ใช้มอดชนิดเอ็นแซนแนล	6
2.3 คุณสมบัติที่เอาต์พุตของวงจรในภาพที่ 2.2 ในกรณี M_1 และ M_2 สมพงษ์กัน	8
2.4 (ก) แบบจำลองสัญญาณขนาดเล็กของ M_1 (ข) วงจรสมมูลย์ของแบบจำลองสัญญาณขนาดเล็กของ M_1	9
2.5 (ก) แบบจำลองสัญญาณขนาดเล็กของวงจรสะท้อนกระแส (ข) วงจรสมมูลย์ของแบบจำลองสัญญาณขนาดเล็กของภาพ (ก)	9
2.6 วงจรสมมูลย์ของสัญญาณขนาดเล็กของวงจรสะท้อนกระแสในภาพที่ 2.2	10
2.7 วงจรสะท้อนกระแสแบบมีจุดออกหลายจุด	11
2.8 รูปแบบต่างๆ ไปของวงจรทรานส์ลิเนียร์รูป	14
2.9 วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป	15
2.10 วงจรสายพานกระแสยุคที่หนึ่ง (CCI)	18
2.11 วงจรสายพานกระแสยุคที่สอง (CCII)	20
2.12 วงจรสายพานกระแสยุคที่สองแบบปรับค่าโดยวิธีทางอิเล็กทรอนิกส์	21
2.13 วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส	22
2.14 วงจรสายพานกระแสยุคที่สาม	24
2.15 บล็อกไดอะแกรมแสดงองค์ประกอบของวงจรถ้าเนิดสัญญาณ	26
2.16 บล็อกไดอะแกรมของวงจรที่มีการป้อนกลับแบบบวก	27
2.17 ความหมายทางเกณฑ์ของบาร์คัสเซ่น	28
2.18 โครงสร้างวงจรถ้าเนิดสัญญาณชายนีเฟสเดียว	29
2.19 วงจรถ้าเนิดสัญญาณที่ใช้เพียงอุปกรณ์แอกทีฟ	32
2.20 วงจรถ้าเนิดสัญญาณที่ใช้วงจรตามกระแส	33
2.21 วงจรถ้าเนิดสัญญาณที่ใช้ FTFN	33
2.22 วงจรถ้าเนิดสัญญาณที่ใช้ CCCDBA	34
2.23 วงจรถ้าเนิดสัญญาณที่ใช้ DO-CCCDTA เพียงตัวเดียว	34
2.24 วงจรถ้าเนิดสัญญาณที่ใช้ CCCDTA	36
2.25 วงจรถ้าเนิดสัญญาณที่ใช้ CDTA จำนวน 2 ตัว	36

สารบัญญภาพ (ต่อ)

ภาพที่	หน้า
2.26 วงจรกำเนิดสัญญาณอย่างง่ายที่ใช้ CDTA	38
3.1 ขั้นตอนดำเนินงานวิจัย	41
3.2 แผนผังการสังเคราะห์โครงข่ายกำเนิดสัญญาณชายน์ แบบควอดเรเจอร์โหมดกระแส	42
3.3 โครงข่ายกำเนิดสัญญาณชายน์แบบควอดเรเจอร์โหมดกระแสที่นำเสนอ	44
3.4 วงจรเทียบเคียงของ CCCII เมื่อพิจารณาที่ความถี่สูง	49
3.5 วงจรกำเนิดสัญญาณเมื่อพิจารณาที่ความถี่สูง	50
4.1 โครงสร้างภายในของ CCCII ที่ใช้ในการจำลองการทำงาน	56
4.2 ผลการจำลองวงจรถ่ายกำเนิดสัญญาณที่ความถี่ 1.25MHz	58
4.3 ผลการจำลองวงจรถ่ายกำเนิดสัญญาณที่ความถี่ 2.47MHz	59
4.4 ผลการจำลองวงจรถ่ายกำเนิดสัญญาณที่ความถี่ 4.84MHz	60
4.5 ความถี่ของการกำเนิดสัญญาณเมื่อเปลี่ยน ค่าตัวเก็บประจุและกระแสไบแอส I_B	61
4.6 วงจรที่ใช้ในการทดลองจริง	61
4.7 ภาพถ่ายของวงจรที่สร้างขึ้น	62
4.8 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 104.9kHz	63
4.9 สเปคตรัมของสัญญาณที่ความถี่ 104.9kHz	63
4.10 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 68.7kHz	64
4.11 สเปคตรัมของสัญญาณที่ความถี่ 68.7kHz	64
4.12 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 54kHz	65
4.13 สเปคตรัมของสัญญาณที่ความถี่ 54kHz	65
4.14 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 47.2kHz	66
4.15 สเปคตรัมของสัญญาณที่ความถี่ 47.2kHz	66
4.16 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 40.4kHz	67
4.17 สเปคตรัมของสัญญาณที่ความถี่ 40.4kHz	67

สารบัญตาราง

ตารางที่	หน้า
3.1 ผลการเปรียบเทียบคุณสมบัติของการเปรียบเทียบ คุณสมบัติของวงจรถูกกับวงจรถูกอื่นกับวงจรถูกอื่น	54
4.1 ขนาดของทรานซิสเตอร์	57

บทที่ 1

บทนำ

1.1 ความสำคัญและที่มาของปัญหา

ระบบอิเล็กทรอนิกส์ได้เข้ามามีบทบาทสำคัญอย่างมากในการดำเนินชีวิตของมนุษย์ในปัจจุบัน ส่งผลให้อุตสาหกรรมด้านอิเล็กทรอนิกส์ โดยเฉพาะทางด้านการออกแบบวงจรได้มีการพัฒนาให้เจริญก้าวหน้าไปอย่างมากมาย เมื่อเทียบกับในอดีต โดยเริ่มจากการออกแบบวงจรโดยใช้หลอดสุญญากาศ มาเป็นสารกึ่งตัวนำที่มีลักษณะเป็นดิสครีต (Discrete) จนมาเป็นรูปแบบ วงจรรวม (Integrated circuit) หรือที่เรียกว่าไอซี (IC) ในขณะที่ได้มีการวิจัยคิดค้นการออกแบบวงจรโดยใช้หลักการใหม่ๆ ขึ้นมา โดยมีวัตถุประสงค์คือ เพื่อให้สามารถนำวงจรไปใช้ได้โดยง่าย หรือออกแบบวงจรที่มีใช้งานกันอยู่แล้ว ให้มีคุณสมบัติโดดเด่นกว่าวงจรเดิม กล่าวคือ ทำให้มีคุณสมบัติและประสิทธิภาพในการทำงานดีขึ้น อาทิเช่น ทำให้ค่าความละเอียดแม่นยำในการทำงานดียิ่งขึ้น มีผลตอบสนองต่อความถี่ในการปฏิบัติงานสูง อีกทั้งให้วงจรใช้จำนวนอุปกรณ์ที่ออกแบบขึ้นให้น้อยที่สุดเท่าที่จะเป็นไปได้ ทำให้วงจรบริโภคกำลังไฟฟ้าน้อยลง สามารถทำงานได้ที่แรงดันไฟเลี้ยงต่ำลง [1] รวมถึงทำให้วงจรที่ออกแบบขึ้นนั้นทำงานโดยอิทธิพลจากสภาพแวดล้อม ได้แก่ อุณหภูมิ ระดับแรงดันไฟเลี้ยง สัญญาณรบกวน ส่งผลน้อยที่สุด เป็นต้น

อดีตที่ผ่านมามีการออกแบบวงจรอิเล็กทรอนิกส์มักอยู่ในโหมดแรงดันซึ่งอุปกรณ์แอคทีฟสำเร็จรูป (Active building block) ที่ได้รับความนิยมได้แก่ ออปแอมป์ ซึ่งวงจรในโหมดแรงดันนั้นจะมีขนาดใหญ่และบริโภคกำลังงานไฟฟ้าสูง แต่ในทศวรรษที่ผ่านมา มีความพยายามที่จะลดแรงดันไฟเลี้ยง ในวงจรและระบบอิเล็กทรอนิกส์เนื่องมาจากความต้องการ ที่จะนำมาใช้กับอุปกรณ์แบบพกพา หรืออุปกรณ์สื่อสารแบบไร้สาย ที่ต้องใช้แบตเตอรี่เป็นแหล่งจ่ายกำลังงาน ดังนั้นจึงมีการใช้เทคนิคการทำงานในโหมดกระแส (current-mode) ซึ่งมีข้อดีหลายประการ เมื่อเทียบกับเทคนิคการทำงานในโหมดแรงดัน ได้แก่ มีช่วงพลวัตที่กว้าง (larger dynamic range) มีแบนด์วิธที่กว้าง และบริโภคกำลังงานต่ำ [2] นอกจากนี้วงจรในโหมดกระแสยังมีความซับซ้อนน้อยกว่า อีกทั้งสามารถที่จะนำสัญญาณมารวมกันได้เลยโดยไม่ต้องการรวมสัญญาณ โดยเฉพาะอย่างวงจรที่ไม่ต้องใช้ตัวต้านทานในการ

ออกแบบวงจร จะทำให้วงจรมีอัตราการใช้พลังงานต่ำและเมื่อนำไปสร้างเป็นวงจรรวมจะทำให้ชิปมีขนาดเล็ก

ในงานด้านวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ วงจรกำเนิดสัญญาณเป็นวงจรที่สำคัญและมีการนำไปใช้งานอย่างกว้างขวาง ตัวอย่างการใช้งาน ได้แก่ ระบบสื่อสาร ระบบเครื่องมือวัด ระบบเครื่องมือแพทย์ ในห้องทดลองอิเล็กทรอนิกส์และระบบประมวลผลสัญญาณ เป็นต้น ลักษณะเด่นของวงจรกำเนิดสัญญาณนิยมพัฒนาให้สามารถกำเนิดสัญญาณรูปคลื่นไซน์ได้สองสัญญาณที่มีเฟสต่างกัน 90° หรือที่เรียกว่าสัญญาณควอดเรเจอร์ ทั้งนี้เพื่อนำไปใช้ในระบบสื่อสาร เช่น ในการมอดูเลตสัญญาณ SSB เป็นต้น [3]

จากการศึกษาพบว่าได้มีผู้นำเสนอวงจรถูกกำเนิดสัญญาณโดยใช้อุปกรณ์แอกทีฟที่แตกต่างกันไป เช่น วงจรขยายความนำถ่ายโอน [4-5] วงจรสายพานกระแส [6] Four-terminal floating nullors (FTFN) [7-8] วงจรตามกระแส [9-10] Current controlled current differencing buffered amplifiers (CCCDBAs) [11] และ differencing voltage current conveyor (DVCCs) [12] เป็นต้น แต่วงจรเหล่านั้นยังมีข้อด้อยดังต่อไปนี้

- ใช้อุปกรณ์แอกทีฟและพาสซีฟจำนวนมากโดยเฉพาะตัวต้านทาน
- ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์
- ใช้ตัวเก็บประจุแบบลอยซึ่งไม่เหมาะสมที่จะสร้างเป็นวงจรรวม
- ไม่สามารถควบคุมเงื่อนไขและความถี่การกำเนิดสัญญาณได้อย่างอิสระจากกัน

วงจรถูกกำเนิดสัญญาณสองที่ควบคุมได้ด้วยกระแส (Current controlled current conveyor: CCCII) [13] เป็นอุปกรณ์ที่ได้รับความนิยมอย่างมากในการนำมาสังเคราะห์วงจรรวมในโหมดกระแส ซึ่งจะพบได้จากงานวิจัยที่ได้รับการตีพิมพ์ในวารสารวิชาการจำนวนมากที่ใช้ CCCII มาออกแบบวงจร เนื่องจาก CCCII สามารถทำงานได้ ทั้งโหมดแรงดันและโหมดกระแส นอกจากนี้ยังมีข้อดีอีกหลายประการเช่น อัตราสูงสูง แบนด์วิธกว้าง โครงสร้างวงจรถูกออกแบบโดย CCCII ไม่ซับซ้อนและสามารถควบคุมการทำงานได้ด้วยวิธีทางอิเล็กทรอนิกส์ ซึ่งเป็นการควบคุมที่ได้รับความนิยมมากในปัจจุบัน

จากปัญหาที่ได้นำเสนอหลักการข้างต้น ในงานวิจัยนี้จึงมีวัตถุประสงค์ เพื่อสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณไซน์ควอดเรเจอร์โหมดกระแสที่สามารถควบคุมการทำงานได้ด้วย

วิธีการทางอิเล็กทรอนิกส์โดยใช้ CCCII เป็นอุปกรณ์หลัก โดยวงจรกำเนิดสัญญาณชายน้ควอเดรเจอร์ โหมดกระแสที่ส่งเคราะห์และออกแบบมีจุดเด่นเหนือกว่าวงจรที่ได้มีผู้นำเสนอมาแล้วดังนี้

- ใช้ตัวเก็บประจุที่ต่อลงกราวด์ทำให้วงจรที่ส่งเคราะห์และออกแบบเหมาะที่จะนำไปสร้างเป็นวงจรรวมเพื่อนำไปใช้ในระบบอิเล็กทรอนิกส์มีมีแบตเตอรี่เป็นแหล่งจ่าย
- ควบคุมการทำงานได้ด้วยวิธีทางอิเล็กทรอนิกส์
- ความต้านทานที่เอาต์พุตมีค่าสูงทำให้สามารถต่อคาสเคดหรือต่อโหลดได้โดยตรง
- สามารถควบคุมความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน

1.2 วัตถุประสงค์

- เพื่อส่งเคราะห์และออกแบบวงจรกำเนิดสัญญาณชายน้ควอเดรเจอร์โหมดกระแสที่สามารถปรับความถี่ได้ด้วยวิธีการทางอิเล็กทรอนิกส์
- เพื่อวิเคราะห์หาสมรรถนะของวงจรกำเนิดสัญญาณชายน้ที่ได้ส่งเคราะห์และออกแบบ
- เพื่อเปรียบเทียบสมรรถนะของวงจรกำเนิดสัญญาณชายน้ที่ได้ส่งเคราะห์และออกแบบไว้ในทางทฤษฎีกับการจำลอง

1.3 สมมติฐานของการวิจัย

- วงจรกำเนิดสัญญาณชายน้ควอเดรเจอร์โหมดกระแสสามารถปรับความถี่ได้ด้วยวิธีการทางอิเล็กทรอนิกส์

1.4 ประโยชน์ที่คาดว่าจะได้รับ

- สามารถนำวงจรที่ออกแบบไปผลิตในเชิงพาณิชย์ได้
- นำผลงานวิจัยที่ได้ไปจดสิทธิบัตร/อนุสิทธิบัตร และสามารถอนุญาตให้หน่วยงานทั้งภาครัฐและเอกชนใช้สิทธิในเทคโนโลยี (Technology licensing) ได้
- นำผลงานวิจัยที่ได้ไปตีพิมพ์ใน การประชุมวิชาการหรือวารสารวิชาการทั้งระดับชาติและนานาชาติ

1.5 ขอบเขตของการวิจัย

การสังเคราะห์และออกแบบวงจรรำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสโดยใช้ CCCII มีขอบเขตของการวิจัยดังนี้

- วงจรรำเนิดสัญญาณแบบควอดเรเจอร์ที่ออกแบบโดยใช้ CCCII เป็นอุปกรณ์แอกทีฟจำนวนไม่เกิน 4 ตัว
- ความถี่และเงื่อนไขในการกำเนิดสัญญาณสามารถควบคุมได้อย่างอิสระจากกันด้วยวิธีการทางอิเล็กทรอนิกส์
- วงจรสามารถทำงานได้ในย่านความถี่สูงถึงระดับเมกะเฮิรตซ์ (MHz)
- วงจรที่สร้างขึ้นใช้ตัวเก็บประจุต่อลงกราวนด์ทั้งหมด

บทที่ 2

ทฤษฎีและงานวิจัยที่เกี่ยวข้อง


เนื่องจากในรายงานวิจัยนี้เป็นการวิจัยและพัฒนาการออกแบบโครงข่ายให้กำเนิดสัญญาณชาวยน์ จึงจำเป็นต้องศึกษาถึงกลุ่มวงจรและทฤษฎีพื้นฐานรวมทั้งงานวิจัยที่เกี่ยวข้อง ประกอบด้วยหัวข้อดังต่อไปนี้

1. วงจรสะท้อนกระแส
2. หลักการพื้นฐานของทรานส์ลิเนียร์
3. วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป
4. วงจรสายพานกระแส
5. หลักการของวงจรถ้ากำเนิดสัญญาณ
6. งานวิจัยที่เกี่ยวข้อง
7. สรุป


2.1 วงจรสะท้อนกระแส

วงจรสะท้อนกระแส (Current mirror) เป็นวงจรที่มีอย่างน้อย 3 ขั้ว ได้แก่ ขั้วจุดร่วม ขั้วขาเข้า และขั้วขาออก โดยขั้วจุดร่วมจะเป็นจุดต่อแหล่งจ่ายไฟหรือกราวด์ ดังภาพที่ 2.1 วงจรสะท้อนกระแสเป็นวงจรที่ทำหน้าที่สะท้อนกระแสจากกระแสอ้างอิงในสาขา (Branch) หนึ่งไปยังสาขาอื่นๆ [14] โดยกระแสที่ถูกสะท้อนมาหรือกระแสเอาต์พุตที่ถูกสร้างขึ้นใหม่นี้จะมีความสัมพันธ์กับกระแสอินพุตอย่างคงที่ โดยไม่ขึ้นกับแรงดันเอาต์พุต แหล่งจ่ายกำลัง และผลของอุณหภูมิ ในทางอุดมคตินั้นวงจรสะท้อนกระแสจะมีคุณสมบัติทางไฟฟ้า คือ ความต้านทานจุดเข้าของสัญญาณต่ำและมีความต้านทานจุดออกสูง จากคุณสมบัตินี้ทำให้วงจรสะท้อนกระแสได้ถูกนำมาประยุกต์ใช้ในงานต่างๆเป็นอย่างมาก เช่น ภาคขยายกำลังของระบบเซอร์โวมอเตอร์ ภาคขยายกำลังในเครื่องขยายเสียง ภาคขยายสัญญาณส่วนหน้าของเครื่องมีอวัตต์ใช้เป็นภาระของวงจรถ้าขยายสัญญาณขนาดเล็กในวงจรรวม และใช้

เป็นวงจรส่งผ่านกระแส เป็นต้น โดยทั่วไปแล้วสามารถสร้างขึ้นมาได้จากทั้งไบโพลาร์และมอสทรานซิสเตอร์ แต่จะกล่าวถึงเฉพาะมอสทรานซิสเตอร์เท่านั้น



ภาพที่ 2.1 บล็อกไดอะแกรมของวงจรสะท้อนกระแส (ก) ชนิดบวก (ข) ชนิดลบ



ภาพที่ 2.2 วงจรสะท้อนกระแสแบบพื้นฐานที่ใช้มอสชนิดเอ็นแชนแนล

2.1.1 วงจรสะท้อนกระแสแบบใช้มอสทรานซิสเตอร์

วงจรสะท้อนกระแสแบบใช้มอสทรานซิสเตอร์ อาศัยหลักการที่ว่า หากแรงดันไบอัสที่เกต-ซอร์สของมอสทรานซิสเตอร์ที่เหมือนกันสองตัวมีค่าเท่ากันแล้วกระแสเดรนจะเท่ากันด้วย [1]

จากภาพที่ 2.2 แสดงวงจรสะท้อนกระแสแบบพื้นฐานชนิดเอ็นแชนแนล (N-channel current mirror) โดยมีแหล่งกำเนิดกระแสคงที่ I_{ref} เป็นกระแสที่ทางเข้าและ I_o เป็นกระแสที่ทางออกหรือ

กระแสที่ถูกสะท้อนโดยมอสทรานซิสเตอร์ M_1 ที่ $V_{DS1} = V_{GS}$ เมื่อสมมติให้มอสทรานซิสเตอร์ M_2 มีค่า $V_{DS2} \geq V_{GS} - V_{TH}$ ดังนั้นมอสทรานซิสเตอร์ M_2 จะทำงานในช่วงอิ่มตัว มีค่ากระแสเดรนคือ

$$I_D = \frac{k}{2}(V_{GS} - V_{TH})^2(1 + \lambda V_{DS}); 0 < (V_{GS} - V_{TH}) \leq V_{DS} \quad (2.1)$$

เมื่อ $k = \frac{\mu_n C_{ox} W}{L}$, λ เป็น Channel-length modulation ซึ่งจะได้อัตราส่วนของกระแสเอาต์พุต I_o ต่อกระแสที่ทางเข้า I_{ref} ดังนี้

$$\frac{I_o}{I_{ref}} = \left(\frac{W_2 L_1}{L_2 W_1} \right) \left(\frac{V_{GS} - V_{TH2}}{V_{GS} - V_{TH1}} \right)^2 \left(\frac{1 + \lambda_2 V_{DS2}}{1 + \lambda_1 V_{DS1}} \right) \left(\frac{\mu_{n2} C_{ox2}}{\mu_{n1} C_{ox1}} \right) \quad (2.2)$$

เนื่องจากมอสทรานซิสเตอร์ทั้งสองตัวเป็นชนิดเดียวกัน โดยทางทฤษฎีแล้วมอสทรานซิสเตอร์ทั้งสองตัวจึงมีความสมพียงกันทุกประการ ซึ่งจะทำให้ค่าพารามิเตอร์ในเชิงโครงสร้าง (Physical parameter) เช่น V_{TH}, μ_n, C_{ox} มีค่าที่เท่ากันด้วย ดังนั้นสมการที่ (2.2) สามารถเขียนใหม่ได้ดังนี้

$$\frac{I_o}{I_{ref}} = \left(\frac{W_2 L_1}{L_2 W_1} \right) \left(\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \right) \quad (2.3)$$

ถ้า $V_{DS2} = V_{DS1}$ และมอสทรานซิสเตอร์ทั้งสองตัวมีความสมพียงกัน ค่า λ ก็จะไม่นำมาพิจารณา ทำให้ได้ความสัมพันธ์ใหม่คือ


$$\frac{I_o}{I_{ref}} = \frac{L_1 W_2}{W_1 L_2} \quad (2.4)$$

จากสมการที่ (2.4) จะเห็นว่าอัตราส่วน I_o / I_{ref} จะขึ้นอยู่กับค่าความกว้างและความยาวของช่องทางเดินกระแส ซึ่งสามารถที่จะกำหนดค่าเหล่านี้ได้ในขั้นตอนของการออกแบบวงจร หากกำหนดให้

$W_1/L_1 = W_2/L_2$ แล้ว จะได้กระแสที่เอาต์พุตเท่ากับกระแสที่อินพุต โดย M_2 จะทำหน้าที่เสมือนเป็นแหล่งจ่ายกระแสคงที่ที่เอาต์พุต

จากการทำงานข้างต้นได้ความสัมพันธ์ว่า มอสมทรานซิสเตอร์ M_2 ทำงานอยู่ในช่วงอิมิตัวจึงจะ
ได้ความสัมพันธ์ตามสมการที่ (2.3) ดังนั้นแรงดัน V_{DS2} ค่าต่ำสุดที่ทำให้วงจรทำงานได้อย่างเหมาะสม
คือ

$$V_{DS2} = V_{GS} - V_{TH} \quad (2.5)$$



ภาพที่ 2.3 คุณสมบัติที่เอาต์พุตของวงจรในภาพที่ 2.2 ในกรณี M_1 และ M_2 สมพงษ์กัน


สำหรับในทางปฏิบัติแล้วนั้นจะมีผลของ Channel length modulation เข้ามาเกี่ยวข้องด้วย
ซึ่งจะมีผลต่อการเปลี่ยนแปลงการทำงานของแหล่งกำเนิดกระแสคงที่ แต่หากพิจารณาในกรณีที่
มอสมทรานซิสเตอร์ทั้งสองตัวสมพงษ์กันแล้ว กระแสเดรนของ M_2 จะเท่ากับกระแสเดรนของ M_1 โดย
ที่ค่าแรงดันเดรน - ซอร์สของ M_2 เท่ากับแรงดันเดรน-ซอร์สของ M_1 นั่นคือ $V_{DS2} = V_{GS}$ และเมื่อ
 V_{DS2} มีค่าเพิ่มมากขึ้น ค่า I_o จะเพิ่มขึ้นตาม ค่าความต้านทานเอาต์พุตของ M_2 (r_{o2}) ที่เพิ่มขึ้น
สามารถอธิบายได้จากกราฟในภาพที่ 2.8 เมื่อ M_2 ทำงานที่ V_{GS} คงที่ค่าหนึ่งโดยขึ้นอยู่กับกระแส
 I_{ref} ที่ไหลผ่าน M_1

จากกราฟภาพที่ 2.3 สามารถหาค่าความต้านทานเอาต์พุต R_o ของวงจร ได้ดังนี้


$$R_o = \frac{\partial V_{DS2}}{\partial I_o} = r_{o2} = \frac{V_{A2}}{I_o} = \frac{1}{\lambda I_o} \quad (2.6)$$

V_{A2} คือ แรงดันจุดเริ่มของ M_2 ซึ่งแปรผันตามค่าความยาวของช่องทางเดินกระแส เมื่อพิจารณาแบบจำลองสัญญาณขนาดเล็กเฉพาะของ M_1 ในภาพที่ 2.4(ก) พบว่า M_1 ถูกต่อเสมือนเป็นไดโอดตัวหนึ่ง I_o ถูกแทนด้วยวงจรถัด เาต์พุตอิมพีแดนซ์ของ M_1 สามารถหาได้โดยป้อนสัญญาณแรงดันทดสอบ V_y ที่ขั้วต่อ V_g ได้สัญญาณกระแส I_y มีค่าเท่ากับ

$$I_y = \frac{V_y}{r_{ds1}} + g_{m1}V_{gs} = \frac{V_y}{r_{ds1}} + g_{m1}V_y \quad (2.7)$$




ภาพที่ 2.4 (ก) แบบจำลองสัญญาณขนาดเล็กของ M_1 (ข) วงจรสมมูลย์ของแบบจำลองสัญญาณขนาดเล็กของ M_1



ภาพที่ 2.5 (ก) แบบจำลองสัญญาณขนาดเล็กของวงจรถัดออกกระแส (ข) วงจรสมมูลย์ของแบบจำลองสัญญาณขนาดเล็กของภาพ (ก)

ส่วนค่าเอาต์พุตอิมพีแดนซ์ของ M_1 เท่ากับ $\frac{1}{g_{m1}} // r_{ds}$ แต่เนื่องจาก $r_{ds1} \gg \frac{1}{g_{m1}}$ ดังนั้นค่าเอาต์พุตอิมพีแดนซ์จึงถูกประมาณว่ามีค่าเท่ากับ $\frac{1}{g_{m1}}$ ดังในภาพที่ 2.4(ข) จากวงจรสมมูลย์ของ M_1 ในภาพที่ 2.5(ก) เมื่อ V_{gs} ต่อลงกราวนด์จะทำให้ไม่มีกระแสไหลผ่านตัวต้านทาน $\frac{1}{g_{m1}}$ และ $g_{m2}V_{gs}$ เท่ากับศูนย์ จึงได้วงจรสมมูลย์ของแบบจำลองสัญญาณขนาดเล็กดังภาพที่ 2.5(ข) ค่าเอาต์พุตอิมพีแดนซ์ของสัญญาณขนาดเล็กมีค่าเท่ากับ r_{ds2}

จากภาพที่ 2.6 สามารถหาฟังก์ชันการส่งผ่าน (Transfer function) ได้โดยสมมติให้แหล่งกำเนิดคงที่ในภาพที่ 2.6 เท่ากับ I_{ref}



ภาพที่ 2.6 วงจรสมมูลย์ของสัญญาณขนาดเล็กของวงจรสะท้อนในภาพที่ 2.2

พิจารณาที่โหนด V_1

$$V_1 = \frac{I_{ref}(s)}{sC_{gs1} + g_{m1} + sC_{gs2}} \quad (2.8)$$

และที่โหนด V_2

$$I_{out}(s) = g_{m2}V_1 \quad (2.9)$$

แทนสมการที่ (2.8) ลงใน (2.9) จะได้ฟังก์ชันส่งผ่านดังนี้

$$\frac{I_{out}(s)}{I_{ref}(s)} = \frac{g_{m2}}{g_{m1}} \left[\frac{1}{1 + \frac{s(C_{gs1} + C_{gs2})}{g_{m1}}} \right] \quad (2.10)$$

กรณีความถี่ต่ำถึงความถี่ปานกลางจะได้ฟังก์ชันส่งผ่านดังนี้


$$\frac{I_{out}}{I_{ref}} = \frac{g_{m2}}{g_{m1}} \quad (2.11)$$

2.1.2 วงจรสะท้อนกระแสแบบมีจุดออกหลายจุดแบบ

วงจรสะท้อนกระแสแบบมีจุดแสดงดังภาพที่ 2.7 ถ้ามอสทรานซิสเตอร์ทุกตัวมีความสมพงษ์กันแล้วจะได้ค่าความสัมพันธ์ระหว่างกระแสจุดออก I_{out} กับกระแสจุดเข้า I_{ref} ดังนี้

$$\frac{I_{out}}{I_{ref}} = \frac{W_n L_1}{L_n W_1} \quad (2.12)$$

เมื่อ $n-1$ คือลำดับจุดออกของกระแสของมอสทรานซิสเตอร์ลำดับที่ n



ภาพที่ 2.7 วงจรสะท้อนกระแสแบบมีจุดออกหลายจุด

2.2 หลักการพื้นฐานของทรานส์ลิเนียร์

Barrie Gilbert ได้นำเสนอหลักการของวงจรถานส์ลิเนียร์ (Translinear) ขึ้นเป็นครั้งแรกเมื่อปี ค.ศ. 1975 [15] โดยใช้คุณสมบัติของค่าส่งผ่านความนำในกระแสคอลเล็กเตอร์ของทรานซิสเตอร์ที่มีการเปลี่ยนแปลงแบบเชิงเส้น (Linear) นั่นจึงเป็นที่มาของชื่อทรานส์ลิเนียร์ Trans+Linear วงจรถานส์ลิเนียร์จะทำงานในโหมดกระแส ซึ่งตัวอย่างการใช้งานวงจรถานส์ลิเนียร์ที่รู้จักกันดีได้แก่ วงจรคูณสัญญาณ นอกจากนี้ก็ยังพบการประยุกต์ใช้งานวงจรถานส์ลิเนียร์ในหลายส่วนต่อไปนี้ เช่น วงจรสะท้อนกระแส ภาคขาออกของออปแอมป์ วงจรสายพานกระแสและวงจรถยายป้อนกลับกระแส (Current feedback amplifier) เป็นต้น [16]

ในการออกแบบวงจรถานส์ลิเนียร์จากมอสทรานซิสเตอร์ จะอาศัยความสัมพันธ์เชิงเส้นระหว่างค่าความนำถ่ายโอนกับค่ากระแสเดรนของมอสทรานซิสเตอร์ ดังนี้

$$g_m = \frac{dI}{dV} = aI \quad (2.13)$$

เมื่อ a คือ ค่าคงที่ที่ เกี่ยวข้องกับ I หรือ V ทำการอินทิเกรตสมการที่ (2.13) จะได้ว่า

$$I = be^{aV} \quad (2.14)$$

เมื่อ b คือ ค่าคงที่ที่ เกี่ยวข้องกับ I หรือ V

เมื่อพิจารณาสมการที่ (2.14) พบว่ากระแส I มีความสัมพันธ์กับแรงดัน V เป็นแบบฟังก์ชันเอ็กโพเนนเชียล ซึ่งจะเหมือนกับความสัมพันธ์ระหว่างกระแส I_C กับแรงดัน V_{BE} ของไบโพลาร์ทรานซิสเตอร์ แต่เมื่อทำการอินทิเกรตสมการที่ (2.14) เทียบกับแรงดันจะได้ว่า

$$I = \frac{A}{2}V^2 + B \quad (2.15)$$

ซึ่งก็คือความสัมพันธ์ระหว่างกระแสและแรงดันของมอสเฟต จากสมการที่ (2.15) จะพบว่า เมื่อ B เข้าใกล้ 0 จะสามารถแทนสมการที่เหลือเทียบกับสมการของมอสเฟตในช่วงการทำงานแบบอิมิตัวคือ แทน I เป็นกระแสเดรน I_D ของมอสเฟตและแทน V เป็นผลต่างระหว่างแรงดันเกตซอส (V_{GS}) และแรงดันขีดเริ่ม (V_{TH}) ของมอสเฟต ($V_{GS} - V_{TH}$) นั่นก็คือ

$$I_D = K (V_{GS} - V_{TH})^2 \quad (2.16)$$

โดยที่

$$K = \frac{1}{2} \mu C_{ox} \frac{W}{L} \quad (2.17)$$

ในการทำความเข้าใจการทำงานของวงจรถานสี่เหลี่ยมรูปนั้น จะเริ่มพิจารณาแรงดันที่ลูปปิดที่รอยต่อเบส-อิมิตเตอร์ที่ได้รับไบอัสตรง โดยจะแบ่งออกได้เป็น 2 ส่วน คือ ในส่วนแรกแรงดันเบส-อิมิตเตอร์ที่มีทิศทางตามเข็มนาฬิกา (Clockwise: CW) และส่วนที่สองแรงดันเบส-อิมิตเตอร์ที่มีทิศทางทวนเข็มนาฬิกา (Counterclockwise: CCW) ดังแสดงในภาพที่ 2.8 โดยที่แหล่งจ่ายกระแสที่ป้อนให้กับวงจรมีเป็นกระแสไบอัสเพื่อกำหนดจุดการทำงานของทรานซิสเตอร์หรือจะเป็นกระแสขาเข้าก็ได้ ส่วนกระแสเดรนของทรานซิสเตอร์แต่ละตัวจะเป็นได้ทั้งขาเข้าและขาออกก็ได้ ใช้ KVL เพื่อแสดงผลรวมของแรงดันเกต-ซอร์ส รอบลูปปิดของวงจรถานสี่เหลี่ยมรูปนั้นในภาพที่ 2.8 สามารถจะเขียนได้ดังนี้


$$\sum_{j=1}^N V_{GSj} = 0 \quad (2.18)$$

หรือ

$$\sum_{CW} V_{GSj} = \sum_{CCW} V_{GSj} \quad (2.19)$$

ซึ่ง

$$V_{GSj} = \sqrt{\frac{I_{Dj}}{K_j}} + V_{TH} \quad (2.20)$$



ภาพที่ 2.8 รูปแบบทั่วไปของวงจรถานสลีเนียร์รูป

แทนค่าสมการที่ (2.20) ลงในสมการที่ (2.19) จะได้ดังนี้

$$\sum_{CW} \left(\sqrt{\frac{I_{Dj}}{K_j}} + V_{TH} \right) = \sum_{CCW} \left(\sqrt{\frac{I_{Dj}}{K_j}} + V_{TH} \right) \quad (2.21)$$

จากสมการที่ (2.21) เมื่อทรานซิสเตอร์ทุกตัวมีความสมพงษ์กัน (μC_{ox} เท่ากันทุกตัว) จะได้ว่า

$$\sum_{CW} \sqrt{\frac{I_{Dj}}{W_j / L_j}} = \sum_{CCW} \sqrt{\frac{I_{Dj}}{W_j / L_j}} \quad (2.22)$$


จากสมการที่ (2.22) กล่าวได้ว่า ผลบวกของค่ารากที่สองของกระแสเดรนหารด้วยอัตราส่วนความกว้างต่อความยาวแชนเนลในทิศทางตามเข็มนาฬิกา จะมีค่าเท่ากับผลบวกของค่ารากที่สองของกระแสเดรนหารด้วยอัตราส่วนความกว้างต่อความยาวแชนเนลในทิศทางทวนเข็มนาฬิกา จากหลักการของวงจรถานสลีเนียร์ที่ได้กล่าวมาข้างต้น สามารถนำไปประยุกต์ใช้เพื่อทำการสังเคราะห์ วงจรทางพีชคณิตต่างๆ เช่น ได้ เช่น วงจรคูณ (Multiplier) วงจรหาร (Divider) วงจรถอดราก (Square rooter) วงจรกำลังสอง (Squarer) และฟังก์ชันทางคณิตศาสตร์อื่นๆ ได้

2.3 วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป

ในการทำความเข้าใจการทำงานของวงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป จะอาศัยหลักการมาจากวงจรทรานส์ลิเนียร์รูปดังที่ได้กล่าวมาแล้ว โดยทั่วไป วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูปสามารถแสดงได้ดังภาพที่ 2.9 [13] จะประกอบด้วยมอสทรานซิสเตอร์ชนิด P จำนวน 2 ตัว และชนิด N จำนวน 2 ตัว เมื่อกระแส I_B เป็นแหล่งจ่ายกระแสคงที่เรียกว่ากระแสไบอัสของวงจร I_{in} เป็นกระแสขาเข้า ถ้าสมมติให้ทรานซิสเตอร์ทุกตัวมีคุณสมบัติเหมือนกันทุกประการจากหลักการของ วงจรทรานส์ลิเนียร์รูปจะได้ความสัมพันธ์ของค่าแรงดันระหว่างขาเกต-ซอร์ส V_{GS} ของทรานซิสเตอร์ M_1 - M_4 ได้ดังนี้

$$V_{GS1} + V_{GS3} = V_{GS2} + V_{GS4} \quad (2.23)$$

เมื่อ $I_{D1} = K_1 (V_{GS1} - V_{TH})^2$, $I_{D2} = K_2 (V_{GS2} - V_{TH})^2$, $I_{D3} = K_3 (V_{GS3} - V_{TH})^2$ และ $I_{D4} = K_4 (V_{GS4} - V_{TH})^2$ โดยที่ $K_1 = K_2 = K_3 = K_4 = K$ จะได้ความสัมพันธ์ของกระแสเดรนของทรานซิสเตอร์ในวงจรทรานส์ลิเนียร์รูปเป็นดังนี้



ภาพที่ 2.9 วงจรขยายคลาส AB แบบทรานส์ลิเนียร์รูป

$$2\sqrt{I_B} = \sqrt{I_{D2}} + \sqrt{I_{D4}} \quad (2.24)$$

จากสมการที่ (2.24) ย้าย $\sqrt{I_{D2}}$ มาลบด้วยซ้ายของสมการแล้วยกกำลังสองทั้งสองข้างจะได้

$$I_{D4} = 4I_B - 4\sqrt{I_B I_{D2}} + I_{D2} \quad (2.25)$$

พิจารณาที่จุด B จะได้ความสัมพันธ์ระหว่างกระแส I_2 I_4 และ I_{in} ดังนี้

$$I_{in} = I_4 - I_2 \quad (2.26)$$

เมื่อ $I_{D4} = I_4$ และ $I_{D2} = I_2$ แทนสมการที่ (2.25) ลงใน (2.26) จะได้

$$I_{in} = 4I_B - 4\sqrt{I_B I_{D2}} \quad (2.27)$$

ใช้ KVL ในวงจรรายคลาส AB แบบทรานซิสเตอร์รูปเพื่อเขียนความสัมพันธ์ของแรงดัน V_{GS1} , V_{GS2} , V_A และ V_B ได้ดังนี้

$$V_{GS2} = V_{GS1} - (V_B - V_A) \quad (2.28)$$

เมื่อ $V_{GS1} = \sqrt{\frac{I_B}{K}} - V_{TH}$ และ $V_B - V_A = V_{BA}$ จากสมการที่ (2.28) เขียนใหม่ได้ดังนี้

$$V_{GS2} = \sqrt{\frac{I_B}{K}} + V_{TH} - V_{BA} \quad (2.29)$$

จากคุณสมบัติของมอสทรานซิสเตอร์พบว่า

$$I_{D2} = I_2 = K(V_{GS2} - V_{TH})^2 \quad (2.30)$$

แทนสมการที่ (2.29) ลงในสมการที่ (2.30) จะได้

$$I_2 = K \left(\sqrt{\frac{I_B}{K}} - V_{BA} \right)^2 \quad (2.31)$$

จากนั้นแทนสมการที่ (2.31) ลงในสมการที่ (2.27) จะได้

$$I_{in} = 4I_B - 4\sqrt{I_B K} \left(\sqrt{\frac{I_B}{K}} - V_{BA} \right)^2 \quad (2.32)$$

จากสมการที่ (2.32) จะได้

$$I_{in} = 4V_{BA} \sqrt{I_B K} \quad (2.33)$$

จากสมการที่ (2.33) จะพบว่าค่าความต้านทานแฝงของสัญญาณขนาดเล็กที่จุด B และจุด A มีค่าเป็นตามสมการที่ (2.34)

$$R_{BA} = \frac{V_{BA}}{I_{in}} = \frac{1}{4\sqrt{I_B K}} \quad (2.34)$$


จากสมการที่ (2.34) จะพบว่าค่าความต้านทานแฝงของสัญญาณขนาดเล็กที่จุด B กับจุด A ของวงจรรขยายคลาส AB แบบทรานส์ลิเนียร์รูป สามารที่จะเปลี่ยนแปลงค่าความต้านทานนี้ได้ด้วยกระแสไบอัส I_B ซึ่งทำให้สามารถที่จะควบคุมการปรับค่าความต้านทานนี้ได้ด้วยวิธีทางอิเล็กทรอนิกส์ และค่าความต้านทานนี้จะขึ้นอยู่กับค่าศักดาความร้อน K (โดยที่ $K = \frac{1}{2} \mu C_{ox} \frac{W}{L}$) ซึ่งจะเปลี่ยนแปลงตามอุณหภูมิรอบข้าง

2.4 วงจรสายพานกระแส

วงจรสายพานกระแส จัดเป็นอุปกรณ์ Active building block ที่มี 3 พอร์ตซึ่งนิยมนำมาใช้งานกันอย่างแพร่หลาย เพราะว่าวงจรสายพานกระแสสามารถใช้ในการประมวลสัญญาณได้ทั้งโหมดแรงดัน (Voltage mode) และ โหมดกระแส (Current mode) อีกทั้งยังสามารถนำไปประยุกต์ใช้ในการออกแบบวงจรต่างๆ ได้อีกมากมาย เช่น วงจรไจเรเตอร์ (Gyrator), วงจรฟังก์ชันทางคณิตศาสตร์, วงจรแปลงค่าอิมพีแดนซ์ทั่วไป, วงจรรองความถี่และวงจรถ่ายโอนสัญญาณ เป็นต้น โดยในส่วนนี้จะกล่าวถึงคุณสมบัติของวงจรสายพานกระแสในยุคต่างๆ ซึ่งประกอบไปด้วยวงจรสายพานกระแสในยุคที่หนึ่ง วงจรสายพานกระแสในยุคที่สองและวงจรสายพานกระแสในยุคที่สาม [17]

2.4.1 วงจรสายพานกระแสในยุคที่หนึ่ง

วงจรสายพานกระแสได้มีการนำเสนอขึ้นครั้งแรกในปี ค.ศ.1968 โดย Sedra และ Smith [18] ซึ่งเรียกว่า วงจรสายพานกระแสยุคที่หนึ่ง (First – generation current conveyor :CCI) จัดได้ว่าเป็นอุปกรณ์ Active building block ที่มี 3 พอร์ต (Port) คือ พอร์ต X,Y และ Z ดังแสดงในภาพที่ 2.10



ภาพที่ 2.10 วงจรสายพานกระแสยุคที่หนึ่ง (CCI)

หลักการทำงานของวงจรคือ ถ้ามีแรงดันตกคร่อมด้านอินพุตที่พอร์ต Y จะทำให้มีแรงดันค่าเท่ากันเกิดขึ้นที่พอร์ต X ในทำนองเดียวกัน ถ้ามีกระแสไฟฟ้าผ่านพอร์ต X ก็จะทำให้มีกระแสไฟฟ้าค่าเท่ากันผ่านที่พอร์ต Y และกระแสไฟฟ้าค่าเดียวกันนี้จะถูกนำไปด้านอินพุตที่พอร์ต X

คุณสมบัติของเนทเวอร์ค (Network) สามารถอธิบายได้ด้วยไฮบริดพารามิเตอร์ ซึ่งจะได้ความสัมพันธ์ระหว่างแรงดันและกระแสที่พอร์ตต่างๆ ได้ดังสมการที่ (2.35)

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (2.35)$$

จากสมการที่ (2.35) จะได้ว่า

$$i_y = i_x \quad (2.36)$$


$$v_x = v_y \quad (2.37)$$

$$i_z = \pm i_x \quad (2.38)$$

จากสมการที่ (2.35) จะเห็นว่า h_{32} มีค่าเป็น ± 1 ทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X เป็น $i_z = \pm i_x$ ดังสมการที่ (2.38) กรณี $i_z = i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลในทิศทางเดียวกัน เรียกว่าวงจรสายพานกระแสชนิดบวก (CCI+) กรณี $i_z = -i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลตรงกันข้าม เรียกว่าวงจรสายพานกระแสชนิดลบ (CCI-) และ h_{12} ที่ค่าเป็น 1 ทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_y ที่พอร์ท Y เท่ากับกระแส i_x ที่พอร์ท X

2.4.2 วงจรสายพานกระแสยุคที่สอง

ในปี ค.ศ. 1970 A. Sedra และ K.C. Smith ได้เสนอแนวความคิดใหม่ในการออกแบบวงจรสายพานกระแสโดยทำการปรับค่าอิมพีแดนซ์ (Impedance) ทางด้านอินพุตที่พอร์ท Y ให้มีค่าสูงขึ้นจากวงจรสายพานกระแสยุคที่หนึ่ง ซึ่งเรียกว่าวงจรสายพานกระแสยุคที่สอง (Second Generation Current Conveyor : CCII) และต่อมาได้มีการนำไปออกแบบสร้างวงจรสายพานกระแสยุคที่สองซึ่งควบคุมได้ด้วยกระแส โดยสัญลักษณ์ของวงจรสายพานกระแสยุคที่สองจะแสดงดังภาพที่ 2.11 และคุณสมบัติเนทเวอร์ค ของวงจรสายพานกระแสยุคที่สอง สามารถอธิบายได้ด้วยไฮบริดพารามิเตอร์ ซึ่งจะได้ความสัมพันธ์ระหว่างแรงดันและกระแสที่พอร์ทต่างๆ ได้ดังสมการที่ (2.39)



ภาพที่ 2.11 วงจรสายพานกระแสยุคที่สอง (CCII)

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (2.39)$$

จากสมการที่ (2.47) จะได้ว่า

$$i_y = 0 \quad (2.40)$$


$$v_x = v_y \quad (2.41)$$

$$i_z = \pm i_x \quad (2.42)$$

จากสมการที่ (2.39) จะเห็นว่า h_{12} มีค่าเป็น 0 ทำให้ได้ค่ากระแส i_y ที่พอร์ท Y มีค่าเป็น 0 ซึ่งก็คือค่าอิมพีแดนซ์ที่พอร์ท Y นั้นจะต้องมีค่าสูงมากๆ ส่วน h_{21} มีค่าเป็น 1 ทำให้ค่าความสัมพันธ์ระหว่างแรงดัน v_z ที่พอร์ท X กับแรงดัน v_y ที่พอร์ท Y มีค่าเท่ากันและ h_{32} มีค่าเป็น ± 1 ทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X เป็น $i_z = \pm i_x$ ดังสมการที่ (2.42) กรณี $i_z = i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลในทิศทางเดียวกัน เรียกว่าวงจรสายพานกระแสชนิดบวก(CCII+) กรณี $i_z = -i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลตรงกันข้ามเรียกว่าวงจรสายพานกระแสชนิดลบ(CCII-)

2.4.3 วงจรสายพานกระแสยุคที่สองแบบปรับค่าโดยวิธีทางอิเล็กทรอนิกส์

วงจรสายพานกระแสแบบปรับค่าโดยวิธีทางอิเล็กทรอนิกส์ (Electronically tunable second – generation current conveyor: ECCII) สามารถแทนด้วยเน็ตเวิร์ค (Network) 3 พอร์ท คือ พอร์ท X, Y และ Z ดังแสดงในภาพที่ 2.12



ภาพที่ 2.12 วงจรสายพานกระแสยุคที่สองแบบปรับค่าโดยวิธีทางอิเล็กทรอนิกส์

คุณสมบัติของเนทเวอร์ค (Network) สามารถอธิบายได้ด้วยไฮบริคพารามิเตอร์ ซึ่งจะได้ความสัมพันธ์ระหว่างแรงดันและกระแสที่พอร์ทต่างๆ ได้ดังสมการที่ (2.43)

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm A & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (2.43)$$

จากสมการที่ (2.43) จะได้ว่า

$$i_y = 0 \quad (2.44)$$

$$v_x = v_y \quad (2.45)$$

$$i_z = \pm A i_x \quad (2.46)$$


จากสมการที่ (2.43) จะเห็นได้ว่า h_{12} มีค่าเป็น $\pm A$ ซึ่งสามารถปรับค่าได้ และจะทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X เป็น $i_z = \pm A i_x$ ดังสมการที่ (2.46) กรณี $i_z = A i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลในทิศทางเดียวกัน เรียกว่า วงจรสายพานกระแสแบบปรับค่าได้ชนิดบวก (ECCII+) กรณี $i_z = -A i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลในทิศทางตรงกันข้าม เรียกว่า วงจรสายพานกระแสแบบปรับค่าได้ชนิดลบ (ECCII-)

คุณลักษณะความสัมพันธ์ระหว่างแรงดัน และกระแสที่พอร์ทต่างๆ ตามสมการที่ (2.44) ถึงสมการที่ (2.46) เนทเวิร์คดังกล่าว อิมพีแดนซ์ที่พอร์ท Y , Z^+ และ Z^- จะต้องมีค่าสูงมาก และอิมพีแดนซ์ที่พอร์ท X จะต้องมีค่าต่ำมาก

2.4.4 วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส

วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส (Second-generation current conveyor: CCCII) [13] ซึ่งเป็นอุปกรณ์หลักในการออกแบบวงจรของความถี่ในงานวิจัยนี้ได้พัฒนาขึ้นโดย A. Fabre ซึ่งใช้วงจรทรานส์ลิเนียร์รูป มาต่อร่วมกับวงจรสะท้อนกระแส และสามารถนำไปใช้งานได้ในช่วงความถี่สูง วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส จะมีคุณสมบัติคล้ายคลึงกับวงจรสายพานกระแสยุคที่สอง แต่จะแตกต่างกันตรงที่เมื่อใช้กระแสไบอัสป้อนให้กับวงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส ที่มีค่าไม่สูงมากจะทำให้เกิดค่าความต้านทานแฝงปรากฏขึ้น (Parasitic Resistance) หรือค่าความต้านทานภายในที่พอร์ท X ของวงจรสายพานกระแส

วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแสสามารถแทนด้วยเทคเวอร์ค 3 พอร์ท คือ พอร์ท X , Y และ Z ดังแสดงในภาพที่ 2.13



ภาพที่ 2.13 วงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแส

เมื่อพิจารณาค่าความต้านทานภายใน R_x แล้ว จากจุด Y ถึงจุด X สามารถแสดงความสัมพันธ์เชิงเมตริกซ์ในรูปทั่วไปของวงจรสายพานกระแสยุคที่สองแบบควบคุมได้ด้วยกระแสดังสมการที่ (2.47)

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & R_x & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (2.47)$$

ค่า h_{22} จะเป็นค่าความต้านภายในที่พอร์ท X ของวงจรสายพานกระแส ซึ่งจะเห็นได้ว่าค่า R_x นี้ จะขึ้นอยู่กับคุณสมบัติรอบข้าง และสามารถปรับค่าได้ด้วยวิธีการทางอิเล็กทรอนิกส์ โดยการปรับค่ากระแสไบอัส I_B ซึ่งเป็นกระแสไบอัสจากภายนอกนั่นเองโดยค่า R_x จะเท่ากับสมการที่ (2.48) เมื่อวงจรสายพานกระแสสร้างมาจากไบโพลาร์ทรานซิสเตอร์

$$R_x = \frac{V_T}{2I_B} \quad (2.49)$$


เมื่อ V_T คือ ศักดาความร้อน (Thermal voltage) หากวงจรสายพานกระแสสร้างมาจากมอสทรานซิสเตอร์ค่าความต้านทาน R_x จะเท่ากับสมการที่ (2.50)

$$R_x = \frac{1}{\sqrt{8\mu C_{ox}(W/L)I_B}} \quad (2.51)$$

เมื่อ $\mu C_{ox}(W/L)$ คือ พารามิเตอร์ทางกายภาพของทรานซิสเตอร์

2.4.5 วงจรสายพานกระแสยุคที่สาม

เมื่อเร็วๆ นี้ได้มีการนำเสนอวงจรสายพานกระแสขึ้นมาใหม่อีกชนิดหนึ่ง ซึ่งจะมีลักษณะสามารถนำไปตรวจจับกระแสในอุปกรณ์แบบลอยตัวได้ และถูกนิยามขึ้นว่า วงจรสายพานกระแสยุคที่สาม (Third Generation Current Conveyor: CCIII) วงจรสายพานกระแสยุคที่สามสามารถแทนด้วยเนคเวอร์ค 3 พอร์ทคือ พอร์ท X, Y และ Z ดังแสดงในภาพที่ 2.14



ภาพที่ 2.14 วงจรสายพานกระแสกระแสดยุคที่สาม

คุณสมบัติของเนตเวิร์ค (Network) สามารถอธิบายได้ด้วยไฮบริคพารามิเตอร์ ซึ่งจะได้ความสัมพันธ์ระหว่างแรงดันและกระแสที่พอร์ทต่างๆ ได้ดังสมการที่ (2.52)

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & -1 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (2.52)$$

จากสมการที่ (2.52) จะได้ว่า

$$i_y = -i_x \quad (2.53)$$

$$v_x = v_y \quad (2.54)$$

$$i_z = \pm i_x \quad (2.55)$$

จากสมการที่ (2.52) จะเห็นว่า h_{12} มีค่าเป็น -1 ซึ่งจะแตกต่างไปจากเดิมมีค่าเป็น 1 และ 0 เท่านั้น ทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_y ที่พอร์ท Y และกระแส i_x ที่พอร์ท X เป็น $i_y = -i_x$ และ h_{32} มีค่าเป็น ± 1 ทำให้ได้ค่าความสัมพันธ์ระหว่างกระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X เป็น $i_z = \pm i_x$ ดังสมการที่ (2.55) กรณี $i_z = i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลในทิศทางเดียวกัน เรียกว่าวงจรสายพานกระแสชนิดบวก (CCIII+) กรณี $i_z = -i_x$ กระแส i_z ที่พอร์ท Z และกระแส i_x ที่พอร์ท X มีทิศทางการไหลตรงกันข้ามเรียกว่าวงจรสายพานกระแสชนิดลบ (CCIII-)

2.5 หลักการของวงจรกำเนิดสัญญาณ

วงจรกำเนิดสัญญาณ (Oscillator circuit) เป็นวงจรไฟฟ้าที่สามารถให้กำเนิดสัญญาณได้ในตัววงจรเองโดยจะให้สัญญาณทางด้านขาออก (Output signal) มีรูปแบบเป็นสัญญาณแบบรายคาบ (Periodic signal) โดยไม่จำเป็นต้องมีสัญญาณทางด้านขาเข้า (Input signal) ของวงจรแต่อย่างใด วงจรกำเนิดสัญญาณนั้นเป็นวงจรพื้นฐานอย่างหนึ่งที่เข้ามามีบทบาทสำคัญในทางวิศวกรรมในไฟฟ้าต่างๆ ไม่ว่าจะเป็นในระบบเครื่องมือวัด ระบบการสื่อสารโทรคมนาคมฯลฯ ในระบบโทรคมนาคมวงจรออสซิลเลเตอร์สามารถจะถูกใช้เป็นตัวสร้างสัญญาณคลื่นพาห้ (Carrier signal) เพื่อใช้ในการมอดูเลต (Modulation) สัญญาณหรือเพื่อสร้างสัญญาณนาฬิกาอ้างอิงหลัก (Reference clock signal) ให้แก่ระบบ เป็นต้น [19]

วงจรกำเนิดสัญญาณที่เป็นที่รู้จักกันดีมีอยู่หลายชนิดด้วยกัน ได้แก่ วงจรกำเนิดสัญญาณแบบคริสตัล (Crystal oscillator) วงจรกำเนิดสัญญาณแบบเลื่อนเฟส (Phase shift oscillator) วงจรกำเนิดสัญญาณแบบวินบริดจ์ (Wien – bridge oscillator) วงจรกำเนิดสัญญาณแบบโคลพิทซ์ (Colpitts oscillator) หรือ วงจรกำเนิดสัญญาณแบบฮาร์ทเลย์ (Hartley oscillator) เป็นต้น รูปแบบของสัญญาณที่สร้างขึ้นจากวงจรกำเนิดสัญญาณแบบต่าง ๆ ก็มีอยู่หลายรูปแบบด้วยกัน เช่น สัญญาณซายน์ สัญญาณพัลส์สี่เหลี่ยม สัญญาณสามเหลี่ยมและสัญญาณฟันเลื่อย ฯลฯ อย่างไรก็ตามในที่นี่จะกล่าวถึงหลักการเกี่ยวกับวงจรกำเนิดสัญญาณซึ่งกำเนิดสัญญาณรูปซายน์ซึ่งเป็นเรื่องเกี่ยวเนื่องอยู่กับวงจรกำเนิดสัญญาณที่จะนำเสนออยู่ในงานวิจัยฉบับนี้เท่านั้น

ในการออกแบบสร้างวงจรกำเนิดสัญญาณนั้น ผู้ออกแบบจำเป็นต้องคำนึงถึงองค์ประกอบของวงจร เงื่อนไขที่สำคัญในการออกแบบ และต้องมีความเข้าใจในหลักการทำงานที่สำคัญในการกำเนิดรูปสัญญาณของวงจรอีกด้วย

2.5.1 องค์ประกอบของวงจรกำเนิดสัญญาณ

องค์ประกอบหลักที่สำคัญของวงจรกำเนิดสัญญาณที่จำเป็นนั้น สามารถแยกออกได้เป็นดังนี้


1. ตัวกำเนิดพลังงาน (Energy source) ได้แก่ แหล่งจ่ายไฟ แบตเตอรี่ โดยในงานวิจัยฉบับนี้ จะมุ่งเน้นไปที่แหล่งจ่ายไฟกระแสตรงที่มีคักตาคงที่ใช้จ่ายไฟเลี้ยงให้กับอุปกรณ์ต่างๆ ในวงจรเป็นสิ่งสำคัญ

2. วงจรกำเนิดความถี่ (Frequency-determining circuit) ในการกำเนิดสัญญาณวงจรถัดความถี่จะเป็นวงจรที่สามารถใช้เลือกความถี่ได้ ในลักษณะที่เป็นวงจรรองแบบแถบความถี่ผ่านซึ่งอาจจะได้แก่ วงจรจูนแบบ LC, วงจรจูนแบบ RC หรือ แบบคิสตัล เป็นต้น

3. วงจรขยาย (Amplifier circuit) เป็นวงจรประเภทแอกทีฟซึ่งอาจจะเป็นวงจขยายแบบทรานซิสเตอร์ แบบเฟต หรือวงจขยายที่อยู่ในรูปของไอซีอย่างใดอย่างก็ได้ ซึ่งจะทำหน้าที่ดำรงค์การกำเนิดของสัญญาณไว้ด้วยการชดเชยพลังงานในส่วนที่สูญเสียไปภายในวงจรถัดสัญญาณให้มีค่าคงตัวอยู่เช่นเดิมโดยอัตโนมัติ

4. วงจรป้อนกลับแบบบวก (Positive feedback circuit) เป็นวงจรที่จะนำสัญญาณจากทางด้านขาออกของวงจรถัดสัญญาณกลับไปยังด้านขาเข้าของวงจร โดยสัญญาณทางด้านขาออกที่ป้อนกลับไปสู่ด้านเข้าของวงจรถัดนั้นจะต้องจัดให้มีเฟส ตรงกันกับเฟสของวงจรถัดด้านขาเข้า ทั้งนี้เพื่อทำให้เกิดการเสริมสัญญาณกันขึ้นเพื่อจะทำให้สัญญาณคงตัวอยู่ได้


ซึ่งองค์ประกอบทั้ง 4 ข้อจัดประกอบกันได้ดังไดอะแกรมในภาพที่ 2.15



ภาพที่ 2.15 บล็อกไดอะแกรมแสดงองค์ประกอบของวงจรถัดสัญญาณ

2.5.2 เงื่อนไขการกำเนิดสัญญาณของวงจรถัด

วงจรถัดสัญญาณนั้นจัดเป็นโครงข่ายแบบป้อนกลับแบบหนึ่ง ซึ่งมีการป้อนกลับแบบบวก สามารถแสดงบล็อกไดอะแกรมองค์ประกอบการไหลวนของสัญญาณได้ดังภาพที่ 2.16



ภาพที่ 2.16 บล็อกไดอะแกรมของวงจรมายายที่มีถ้อนกลับแบบบวง

สัญลักษณ์ต่างๆ ที่ใช้ในวงจรมายายเป็นดังต่อไปนี้

x_i คือ สัญญาณทางด้านขาเข้าของวงจรมายาย

x_o คือ สัญญาณทางด้านขาออกของวงจรมายาย

x_e คือ สัญญาณผลรวมระหว่าง x_i และ x_f มีค่าเท่ากับ $x_i + x_f$

x_f คือ สัญญาณถ้อนกลับ

$A(j\omega)$ คือ ค่าเกนของวงจรมายาย

$B(j\omega)$ คือ ค่าเกนของวงจรถ้าหนดควมถึ

จากบล็อกไดอะแกรมดังภาพที่ 2.16 จะได้ว่า

$$x_e = x_i + x_f \quad (2.56)$$

เมื่อ $x_f = B(j\omega)x_o \quad (2.57)$

และ $x_o = A(j\omega)x_e \quad (2.58)$

เมื่อแทนค่าสมการที่ (2.57) และ (2.58) ลงใน (2.56) ตามลำดับและเมื่อปรับรูปสมการใหม่ จะได้

$$\frac{x_o}{x_i} = \frac{A(j\omega)}{1 - A(j\omega)B(j\omega)} \quad (2.59)$$

ในการกำเนิดสัญญาณนั้น วงจรจะต้องสามารถสร้างสัญญาณทางด้านขาออกได้โดยที่ไม่มีสัญญาณทางด้านขาเข้าซึ่งเงื่อนไขดังกล่าวจะเป็นจริงได้ก็คือค่าเกนขยายมีค่าเป็นอนันต์ (Infinity) นั่นคือ ค่าส่วนของสมการที่ (2.59) จะต้องมีค่าเป็นศูนย์ กล่าวคือ


$$1 - A(j\omega)B(j\omega) = 0 \quad (2.60)$$

โดยเมื่อเงื่อนไขตามสมการที่ (2.60) เกิดขึ้น ณ ตำแหน่งความถี่ค่าหนึ่ง (สมมติว่าเป็นที่ค่าความถี่ ω_0) ก็แสดงว่าจะเกิดมีการให้กำเนิดสัญญาณที่มีความถี่นั้นขึ้น เกณฑ์การตรวจสอบที่สำคัญที่เป็นที่รู้จักกันดี คือ เกณฑ์ของบาร์คฮูเซน (Barkhusen criterion) ซึ่งเป็นเงื่อนไขที่สำคัญที่รู้จักกันดีในการออกแบบสร้างวงจรถ่ายกำเนิดสัญญาณ เกณฑ์ดังกล่าวมีนัยที่กล่าวได้โดยสรุปดังนี้คือ “วงจรถ่ายกำเนิดสัญญาณที่จะสามารถกำเนิดสัญญาณได้อย่างต่อเนื่องนั้นจะต้องมีเกนแบบเปิดลูป (Open-loop gain) เป็นค่าจริงเท่ากับหนึ่ง” นั่นคือเราจะได้เงื่อนไขของการกำเนิดสัญญาณแยกเป็นสองเงื่อนไขที่จะต้องเกิดพร้อมกันคือ

$$[A(j\omega_0)B(j\omega_0)] = 1 \quad (2.61)$$

และมีค่าเฟส $\arctan \{A(j\omega_0)B(j\omega_0)\} = 0$ หรือ $2n\pi$ ($n =$ เลขจำนวนเต็ม)

ซึ่งในการรักษาค่าเกนแบบเปิดลูปของวงจรมีค่าเท่ากับหนึ่งนั้น ก็เพื่อเป็นการรักษาการกำเนิดสัญญาณให้คงที่อยู่ตลอดไปนั่นเอง ความหมายของเงื่อนไขบาร์คฮูเซนอาจแสดงได้ดังภาพที่ 2.17




ภาพที่ 2.17 ความหมายทางเกณฑ์ของบาร์คฮูเซน

โดยการป้อนกลับแบบบวกจะทำให้เกนแบบปิดลูป (Closed loop Gain) ของวงจรมีค่ามากขึ้นและถ้าเกนแบบเปิดลูปของวงจรมีค่าเป็นหนึ่งก็จะทำให้เกนแบบปิดลูปของ วงจรค่าเป็นอนันต์ซึ่งจะเห็นได้โดยการแทนสมการที่ (2.61) ลงในสมการ (2.59) คือ

$$\frac{x_o}{x_i} = \frac{A(j\omega)}{1-1} = \infty \quad (2.62)$$

สมการที่ (2.62) แสดงให้เห็นว่า เมื่อเกนแบบเปิดลูปของวงจรมีค่าเท่ากับหนึ่งแล้วจะทำให้เกนแบบปิดลูปของวงจรมีค่าเป็นอนันต์ ซึ่งหมายความว่าแม้ไม่มีสัญญาณทางด้านขาเข้า ($x_i = 0$) วงจรนี้ก็อาจสามารถสร้างสัญญาณทางด้านขาออกได้ คือวงจรจะสามารถให้กำเนิดสัญญาณขึ้นมาได้นั่นเอง อย่างไรก็ตามในทางปฏิบัตินั้นวงจรถูกกล่าวว่าจะอาศัยสัญญาณรบกวน (Noise Signal) เป็นสัญญาณเริ่มต้นทางด้านขาเข้าให้กับวงจรซึ่งสัญญาณรบกวนนี้อาจจะมาจากแหล่งกำเนิดใดๆ ก็ได้ เช่น สัญญาณรบกวนที่เกิดขึ้นมาจากแหล่งจ่ายไฟเลี้ยงของวงจรเอง เป็นต้น



ภาพที่ 2.18 โครงสร้างวงจรกำเนิดสัญญาณไซน์เฟสเดียว

เมื่ออาศัยทฤษฎีนี้ในการนำไปสร้างเป็นวงจรกำเนิดสัญญาณไซน์เฟสเดียวจะเป็นโครงสร้างของวงจร 2 รูปแบบ ตามภาพที่ 2.18 คือถ้าวงจรกำหนดความถี่มีการเลื่อนเฟสของสัญญาณที่ความถี่ ω_0 ไป 180 องศา ก็จะต้องใช้วงจรขยายสัญญาณที่ความถี่ ω_0 มีการเลื่อนเฟสไป 180 องศา ทั้งนี้

เพราะว่าเพื่อให้การเลื่อนเฟสรวมทั้งหมดภายในรูปเป็น 360 องศา (2π เรเดียน) ในทำนองเดียวกัน ถ้าวงจรกำหนดความถี่ที่มีการเลื่อนเฟสของสัญญาณที่ความถี่ ω_0 ไป 360 องศา ก็จะต้องใช้วงจรขยายสัญญาณที่ความถี่ ω_0 มีการเลื่อนเฟสไป 0 องศา หรือไม่มีการเลื่อนเฟสของสัญญาณเลยใน วงจรขยายสัญญาณ [20]

อย่างไรก็ตามเพื่อพิจารณากันโดยธรรมชาติแล้วนั้น วงจรกำเนิดสัญญาณโดยทั่วไปนั้นจะเป็น วงจรประเภทไม่เป็นเชิงเส้น (Nonlinear circuit) หากแต่การวิเคราะห์วงจรนั้นได้ใช้หลักการการ วิเคราะห์แบบเป็นเชิงเส้นดังกล่าวข้างต้น ดังนั้นเงื่อนไขที่ได้จึงสามารถที่จะกำหนดได้แต่เพียงความถี่ ของสัญญาณเท่านั้นแต่จะไม่สามารถกำหนดขนาดของสัญญาณที่กำเนิดขึ้นได้ดังจะเห็นได้จากเกณฑ์ การตรวจสอบของบาร์คัสซึ่งที่กล่าวไว้นั้นแสดงแต่เพียงว่า ณ ความถี่ของการกำเนิดสัญญาณจะมีค่า เฟสของสัญญาณเท่ากับ $2n\pi$ (n เป็นเลขจำนวนเต็ม)

สำหรับการควบคุมขนาดของสัญญาณที่ถูกกำเนิดขึ้นมานั้นที่นิยมใช้กันมีอยู่ 2 วิธีคือ

1. ทำได้โดยการเพิ่มวงจรในส่วนที่จะทำหน้าที่รักษาระดับของสัญญาณ
2. ใช้หลักการของการจำกัดขนาดด้วยตัวเอง (Self-limiting) ของอุปกรณ์ภายในวงจร เช่น วงจรกำเนิดสัญญาณที่สร้างขึ้นจากทรานซิสเตอร์ (Transistor) ในขณะที่เริ่มต้นเมื่อสัญญาณมีค่าต่ำ ทรานซิสเตอร์จะมีค่าเกนสูง ทำให้ค่าอุปเกนของวงจรจะมีค่ามากกว่า 1 ณ ตำแหน่งความถี่ที่มีค่าเฟส เท่ากับ $2n\pi$ แต่เมื่อขนาดของสัญญาณเพิ่มขึ้นจะทำให้ทรานซิสเตอร์เริ่มอิ่มตัว (Saturate) ทำให้ ทรานซิสเตอร์มีเกนลดลงซึ่งจะทำให้อุปเกนของวงจรจะลดลงจนกระทั่งทำให้สัญญาณมีขนาดที่คงที่ ได้ในที่สุด

2.5.3 หลักการทำงานของวงจรกำเนิดสัญญาณ

การทำงานของวงจรกำเนิดสัญญาณนั้นอาจสามารถแบ่งออกได้เป็น 3 สภาวะ คือ

1. สภาวะเริ่มต้นการทำงานของวงจร (First Turn-On)

สภาวะเริ่มต้นการทำงานของวงจรจะเกิดขึ้นเมื่อมีการจ่ายกำลังงานให้แก่วงจร ซึ่ง การจ่ายกำลังงานจากแหล่งพลังงานภายนอกให้แก่วงจรอย่างทันทีทันใดนี้ จะทำให้เกิดสภาวะเปลี่ยน ย้าย (Transition) ขึ้นทำให้มีสเปกตรัมของสัญญาณเกิดกระจายขึ้นอย่างมากมาย อย่างไรก็ตาม เนื่องจากวงจรกำเนิดสัญญาณนั้นจะมีวงจรกำหนดความถี่อยู่ภายใน ดังนั้นจึงมีความถี่เพียงความถี่

เดียวเท่านั้นที่โดดเด่นและจะถูกเลือกให้ถูกป้อนย้อนกลับในกระบวนการป้อนกลับ ทำให้เกิดการพิกัดเป็นความถี่ของสัญญาณที่จะปรากฏเป็นสัญญาณขาออกของวงจร

2. สภาวะการสร้างสัญญาณ (Signal build up)

เมื่อความถี่ของสัญญาณที่กำเนิดขึ้นถูกกำหนดความถี่โดยวงจรกำหนดความถี่แล้ว สัญญาณทางด้านขาออกจะถูกนำกลับไปยังด้านขาเข้าของวงจร ซึ่งสัญญาณจะถูกจัดโดยวงจรให้มีเฟสตรงกันเพื่อเป็นการเสริมสัญญาณให้มีกำลังมากยิ่งขึ้น

3. สภาวะรักษาการสร้างสัญญาณ (Sustained oscillation)


การรักษาการกำเนิดสัญญาณให้คงอยู่นั้นจะเป็นไปตามเงื่อนไขของบาร์คฮูเซน คือ ผลคูณค่าเกนของวงจรขยาย และวงจรป้อนกลับจะต้องมีค่าเท่ากับหนึ่งในทางทฤษฎี แต่ในทางปฏิบัติ นั้นค่าเกนรวมของระบบจะต้องมีค่ามากกว่าหนึ่งเล็กน้อยในสถานะเริ่มแรก ทั้งนี้ก็เพื่อเป็นการชดเชยการลดทอนสัญญาณที่อาจจะเกิดขึ้นได้ในวงจรและจะใช้ลักษณะความไม่เป็นเชิงเส้นของวงจรที่เกิดขึ้นเมื่อสัญญาณมีค่ามากมาเป็นตัวรักษาอุปเกนให้เท่ากับหนึ่งเพื่อเป็นตัวมาจำกัดขนาดของสัญญาณที่ได้ออกมา

2.6 งานวิจัยที่เกี่ยวข้อง

ในการทบทวนวรรณกรรมจะกล่าวถึงจุดเด่นและจุดด้อยของวงจรกำเนิดสัญญาณชานน์โหมดกระแสที่ได้มีนักวิจัยได้นำเสนอไว้ดังนี้

2.6.1 วงจรกำเนิดสัญญาณที่ใช้ OTA ร่วมกับออปแอมป์

วงจรกำเนิดสัญญาณที่ใช้เพียงอุปกรณ์แอกที่ฟดงภาพที่ 2.19 [5] ประกอบไปด้วย OTA จำนวน 4 ตัวและออปแอมป์อีก 3 ตัว โดยไม่ต้องการตัวเก็บประจุภายนอก ซึ่งจะใช้เกนแบนด์วิธของออปแอมป์ทำหน้าที่แทน วงจรประกอบด้วยวงจรพื้นฐานสองชนิดคือวงจรอินทิเกรเตอร์และวงจรกรองผ่านทุกความถี่ลำดับหนึ่ง โดยที่เกนแบนด์วิธของออปแอมป์ในวงจรกรองผ่านทุกความถี่ลำดับหนึ่งจะต้องมีค่าเท่ากัน




ภาพที่ 2.19 วงจรกำเนิดสัญญาณที่ใช้เพียงอุปกรณ์แอกทีฟ

จุดเด่นของวงจรคือ สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรไม่ต้องการอุปกรณ์แอกทีฟภายนอกจึงเหมาะที่จะนำไปสร้างเป็นวงจรรวม ความต้านทานที่เอาต์พุตมีค่าสูง แต่จะพบยังมีข้อด้อยคือต้องการความสมพงษ์กันของออปแอมป์ที่อยู่ในวงจรรอบผ่านทุกความถี่ลำดับหนึ่งและไม่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน

2.6.2 วงจรกำเนิดสัญญาณที่ใช้วงจรตามกระแส


วงจรถูกกำเนิดสัญญาณที่ใช้วงจรตามกระแสดังภาพที่ 2.20 [9] ประกอบไปด้วยวงจรตามกระแสจำนวน 1 ตัวและอุปกรณ์แอกทีฟภายนอกอีก 4 ตัว จุดเด่นของวงจรถูกกำเนิดสัญญาณในภาพที่ 2.20 คือ ใช้อุปกรณ์แอกทีฟเพียงตัวเดียวจึงง่ายต่อการนำไปต่อใช้งานจริง แต่จะพบยังมีข้อด้อยคือ ไม่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้ด้วยวิธีทางอิเล็กทรอนิกส์อย่างอิสระจากกัน วงจรประกอบไปด้วยตัวเก็บประจุแบบลอย ทำให้ไม่เหมาะที่จะนำไปสร้างเป็นวงจรรวม



ภาพที่ 2.20 วงจรกำเนิดสัญญาณที่ใช้วงจรตามกระแส

2.6.3 วงจรกำเนิดสัญญาณที่ใช้ FTFN

วงจรถ่ายสัญญาณที่ใช้ FTFN ดังภาพที่ 2.21 [7] ประกอบไปด้วยวงจรถ่ายสัญญาณจำนวน 1 ตัวและอุปกรณ์แยกที่ภายนอกอีก 7 ตัว จุดเด่นของวงจรถ่ายสัญญาณในภาพที่ 2.21 คือ สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน แต่จะพบยังมีข้อด้อยคือ ไม่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรถ่ายสัญญาณประกอบด้วยอุปกรณ์จำนวนมาก ทำให้มีความซับซ้อนสูงและไม่เหมาะที่จะนำไปสร้างเป็นวงจรรวม




ภาพที่ 2.21 วงจรกำเนิดสัญญาณที่ใช้ FTFN

2.6.4 วงจรกำเนิดสัญญาณที่ใช้ CCCDBA

วงจรรองความถี่โหมดกระแสหลายหน้าที่และวงจรถ่ายสัญญาณที่ใช้ CCCDBA [11] ดังภาพที่ 2.22 ประกอบไปด้วย CCCDBA จำนวน 3 ตัวและตัวเก็บประจุที่ต่อลงกราวด์อีก 2 ตัว จุดเด่นของวงจรถ่ายสัญญาณในภาพที่ 2.22 คือ สามารถปรับความถี่และเงื่อนไขในการกำเนิด


สัญญาณได้อย่างอิสระจากกัน ใช้ตัวเก็บประจุที่ต่อลงกราวด์ แต่จะพบว่ากระแสเอาต์พุตไม่สามารถจะขับโหลดได้โดยตรงดังนั้นจำเป็นต้องเพิ่มวงจรตามกระแสหรือวงจรรยายกระแสเพื่อให้ขั้วเอาต์พุตมีความต้านทานสูง



ภาพที่ 2.22 วงจรกำเนิดสัญญาณที่ใช้ CCCDBA

2.6.5 วงจรกำเนิดสัญญาณที่ใช้ DO-CCCDTA เพียงตัวเดียว

วงจรถ่ายสัญญาณที่ใช้ DO-CCCDTA เพียงตัวเดียว [21] ดังภาพที่ 2.23 ประกอบไปด้วย DO-CCCDTA จำนวน 1 ตัวและตัวเก็บประจุที่ต่อลงกราวด์อีก 2 ตัว จากวงจรสามารถวิเคราะห์หาสมการคุณสมบัติ ได้ดังสมการที่ (2.63)



ภาพที่ 2.23 วงจรกำเนิดสัญญาณที่ใช้ DO-CCCDTA เพียงตัวเดียว

$$s^2 + s \frac{1}{C_1} \left(\frac{2}{R_p} - g_{m2} \right) + \frac{g_{m1}}{C_1 C_2 R_p} = 0 \quad (2.63)$$

จากสมการที่ (2.63) จะได้เงื่อนไขในการกำเนิดสัญญาณเป็น

$$\frac{2}{R_p} = g_{m2} \quad (2.64)$$

ส่วนความถี่ในการกำเนิดสัญญาณแสดงได้เป็น

$$\omega_{osc} = \sqrt{\frac{g_{m1}}{C_1 C_2 R_p}} \quad (2.65)$$

จุดเด่นของวงจรกำเนิดสัญญาณในภาพที่ 2.15 คือ สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน ใช้ตัวเก็บประจุที่ต่อลงกราวด์ แต่จะพบว่ากระแสเอาต์พุตไม่สามารถจะขับโหลดได้โดยตรงดังนั้นจำเป็นต้องเพิ่มวงจรตามกระแสหรือวงจรรขยายกระแสเพื่อให้ขั้วเอาต์พุตมีความต้านทานสูง

2.6.6 วงจรกำเนิดสัญญาณที่ใช้ CCCDTA

วงจรกำเนิดสัญญาณที่ใช้ CCCDTA [22] ดังภาพที่ 2.24 ประกอบไปด้วย CCCDTA จำนวน 2 ตัว วงจรตามแรงดัน 1 ตัวและตัวเก็บประจุที่ต่อลงกราวด์อีก 2 ตัว จากวงจรสามารถวิเคราะห์หาหาสมการคุณสมบัติ ได้ดังสมการที่ (2.66)


$$s^2 + \left(\frac{2}{R_{p2}} - g_{m2} \right) \frac{s}{C_2} + \frac{g_{m1}}{R_{p1} C_1 C_2} = 0 \quad (2.66)$$

จากสมการที่ (2.66) จะได้เงื่อนไขในการกำเนิดสัญญาณเป็น

$$\frac{2}{R_{p2}} = g_{m2} \quad (2.67)$$

ส่วนความถี่ในการกำเนิดสัญญาณแสดงได้เป็น

$$\omega_{osc} = \sqrt{\frac{g_{m1}}{R_{p1}C_1C_2}} \quad (2.68)$$




ภาพที่ 2.24 วงจรกำเนิดสัญญาณที่ใช้ CCCDTA

จุดเด่นของวงจรถูกกำเนิดสัญญาณในภาพที่ 2.16 คือ สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน ใช้ตัวเก็บประจุที่ต่อลงกราวด์ แต่จะพบว่ากระแสเอาต์พุตไม่สามารถจะขับโหลดได้โดยตรงดังนั้นจำเป็นต้องเพิ่มวงจรตามกระแสหรือวงจรถยายกระแสเพื่อให้ขั้วเอาต์พุตมีความต้านทานสูง

2.6.7 วงจรกำเนิดสัญญาณที่ใช้ CDTA จำนวน 2 ตัว

วงจรถูกกำเนิดสัญญาณที่ใช้ CDTA [23] ดังภาพที่ 2.25 ประกอบไปด้วย CDTA จำนวน 2 ตัวและอุปกรณ์พาสซีฟภายนอกอีก 6 ตัวจากวงจรถูกวิเคราะห์หาสมการคุณสมบัติ ได้ดังสมการที่ (2.69)



ภาพที่ 2.25 วงจรกำเนิดสัญญาณที่ใช้ CDTA จำนวน 2 ตัว

$$s^2(k_1k_2 + 1) + 2sa_1a_2(1 - k_1k_2) + (k_1k_2 + 1)a_1a_2 = 0 \quad (2.69)$$

เมื่อ $k_1 = g_{m1}R_3$, $k_2 = g_{m2}R_4$, $a_1 = \frac{1}{R_1C_1}$ และ $a_2 = \frac{1}{R_2C_2}$ จากสมการที่ (2.69) จะได้เงื่อนไขในการกำเนิดสัญญาณเป็น

$$g_{m1}g_{m2}R_3R_4 = 1 \quad (2.70)$$

ส่วนความถี่ในการกำเนิดสัญญาณแสดงได้เป็น

$$\omega_{osc} = \sqrt{\frac{1}{C_1C_2R_1R_2}} \quad (2.71)$$

จุดเด่นของวงจรกำเนิดสัญญาณในภาพที่ 2.25 คือ สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน ความต้านทานที่เอาต์พุตมีค่าสูงจึงสามารถขับโหลดได้โดยตรง ไม่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรประกอบไปด้วยอุปกรณ์จำนวนมาก ทำให้มีความซับซ้อนสูงและไม่เหมาะที่จะนำไปสร้างเป็นวงจรรวม

2.6.8 วงจรกำเนิดสัญญาณอย่างง่ายที่ใช้ CDTA

วงจรกำเนิดสัญญาณที่ใช้ CDTA [24] ดังภาพที่ 2.26 ประกอบไปด้วย CDTA จำนวน 1 ตัวและอุปกรณ์พาสซีฟภายนอกอีก 3 ตัวจากวงจรสามารถวิเคราะห์หาสมการคุณสมบัติ ได้ดังสมการที่ (2.72)


$$s^2C_1C_2R + s(C_2 - C_1g_mR) + g_m = 0 \quad (2.72)$$

จากสมการที่ (2.72) จะได้เงื่อนไขในการกำเนิดสัญญาณเป็น

$$g_m R = \frac{C_2}{C_1} \quad (2.73)$$

ส่วนความถี่ในการกำเนิดสัญญาณแสดงได้เป็น

$$\omega_{osc} = \sqrt{\frac{g_m}{C_1 C_2 R}} \quad (2.74)$$



ภาพที่ 2.26 วงจรกำเนิดสัญญาณอย่างง่ายที่ใช้ CDTA

จุดเด่นของวงจรถ่ายกำเนิดสัญญาณในภาพ 2.26 คือ ใช้อุปกรณ์แยกที่ฟเพียงตัวเดียวจึงง่ายต่อการนำไปต่อใช้งานจริง แต่จะพบยังมีข้อด้อยคือ ไม่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน วงจรประกอบไปด้วยตัวเก็บประจุแบบลอย ทำให้ไม่เหมาะที่จะนำไปสร้างเป็นวงจรรวม

2.7 สรุป

ในบทนี้ได้กล่าวถึงทฤษฎีและหลักการทั่วไปของวงจรถ่ายกำเนิดสัญญาณ รวมทั้งได้นำเสนองานวิจัยบางเรื่องที่เกี่ยวข้องกับวงจรถ่ายกำเนิดสัญญาณชาวยุโรปที่ได้มีผู้วิจัยขึ้นมา โดยสรุปได้ว่าวงจรถ่ายกำเนิดสัญญาณชาวยุโรปนั้นไม่มีข้อด้อยดังนี้

- ใช้อุปกรณ์แอดคิฟและพาสซีฟจำนวนมากโดยเฉพาะตัวต้านทาน
- ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์
- ความต้านทานที่เอาต์พุตไม่สูง จึงไม่เหมาะที่จะนำวงจรไปต่อคาสเคดหรือเชื่อมต่อไปยังโหลดได้โดยตรง
- ใช้ตัวเก็บประจุแบบลอยซึ่งไม่เหมาะสมที่จะสร้างเป็นวงจรรวม
- ไม่สามารถควบคุมความถี่ในการกำเนิดสัญญาณและเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกัน

บทที่ 3

วิธีการดำเนินการวิจัย


หลังจากที่ได้มีศึกษาทฤษฎีและเอกสารที่เกี่ยวข้องในบทที่ 2 แล้ว ในบทนี้จะได้กล่าวถึงการสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแส รวมถึงการวิเคราะห์หาสมรรถนะของโครงข่ายที่ได้สังเคราะห์และออกแบบไว้ โดยการดำเนินงานวิจัยนี้มีขั้นตอนแสดงดังภาพที่ 3.1

วิธีดำเนินการวิจัยแสดงดังภาพที่ 3.1 จะเริ่มที่ศึกษาทฤษฎีและข้อมูลที่เกี่ยวข้องกับงานวิจัยที่จะสังเคราะห์และออกแบบขึ้น ว่ามีลักษณะเด่น ข้อดี ข้อเสีย และข้อจำกัดอย่างไรบ้าง ซึ่งในส่วนนี้ได้กระทำมาแล้วในบทที่ 2 จากนั้นจะสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณชายน โดยเริ่มที่กำหนดขอบเขต สมรรถนะของโครงข่ายกำเนิดสัญญาณชายนให้ได้ตามขอบเขตที่ต้องการ แล้วทำการสังเคราะห์และออกแบบโครงข่าย เพื่อให้ได้ขอบเขตและสมรรถนะตามที่ได้กำหนดเอาไว้ จากนั้นตรวจสอบและทดสอบวงจรที่ได้ด้วยโปรแกรมจำลอง PSpice พร้อมทั้งแก้ไขและปรับแต่งโครงสร้างของวงจร เพื่อให้ได้ขอบเขตและสมรรถนะตามที่กำหนดไว้ และทดสอบวงจรอีกครั้ง ต่อมา ก็จะเป็นการทดสอบสมรรถนะของวงจรด้วยการต่อวงจรจริง แล้วจึงนำวงจรกำเนิดสัญญาณที่สังเคราะห์ขึ้นมาเปรียบเทียบกับวงจรอื่นๆ ที่มีนักวิจัยได้นำเสนอไว้แล้ว โดยหากวงจรที่พัฒนาขึ้นมาจุดด้อยกว่าวงจรที่ได้มีผู้นำเสนอมาก็จะทำการวิเคราะห์หาเหตุผลเพิ่มเติม ในส่วนของผลการทดสอบสมรรถนะของวงจรทั้งหมดจะแสดงในบทที่ 4 และสรุปผลการวิจัยจะแสดงในบทที่ 5

3.1 การสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแส


ดังที่กล่าวมาแล้วว่าโครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสที่ควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์มีหลักการพื้นฐานสำคัญของวงจรถูกดำเนินการโดยใช้ CCCII เป็นอุปกรณ์หลัก ซึ่งรายละเอียดของ CCCII ได้กล่าวไว้ในบทที่ 2 มาประกอบร่วมกันเป็นวงจรถูกกำเนิดสัญญาณตาม

หลักการของวงจรกำเนิดสัญญาณ สำหรับรายละเอียดของการการสังเคราะห์และออกแบบวงจรจะได้กล่าวถึงในหัวข้อนี้



ภาพที่ 3.1 ขั้นตอนดำเนินงานวิจัย

หลักการสังเคราะห์โครงข่ายกำเนิดสัญญาณชายนแบบควอเดรเจอร์โหมดกระแสปะกอบไปด้วยวงจรพื้นฐาน 3 ส่วน ได้แก่ วงจรอินทิเกรเตอร์แบบสูญเสียชนิดลบ (Negative lossy integrator) วงจรอินทิเกรเตอร์แบบไม่สูญเสีย (Lossless integrator) และวงจรขยายแบบลบ แสดงแผนผังการทำงานในภาพที่ 3.2



ภาพที่ 3.2 แผนผังการสังเคราะห์ที่โครงข่ายกำเนิดสัญญาณชายนแบบควบคุมเชิงโรหิมดกระแส

จากแผนผังในภาพที่ 3.2 สามารถหาสมการลักษณะสมบัติ (Characteristic) ของโครงข่ายได้ ดังนี้ เขียนสมการกระแส I_a ได้เป็น

$$I_a = I_c + I_d \quad (3.1)$$

ส่วนกระแส I_b , I_c และ I_d แสดงได้ดังนี้

$$I_b = -\frac{I_a}{sa+1} \quad (3.2)$$

$$I_c = -\frac{I_a}{sb(sa+1)} \quad (3.3)$$

และ

$$I_d = I_a \frac{k}{sa+1} \quad (3.4)$$

แทนสมการที่ (3.3) และ (3.4) ลงในสมการที่ (3.1) จะได้

$$I_a = -\frac{I_a}{sb(sa+1)} + I_a \frac{k}{sa+1} \quad (3.5)$$

จากสมการที่ (3.5) จะได้สมการลักษณะสมบัติของโครงข่ายเป็น

$$s^2 ab + sb(1-k) + 1 = 0 \quad (3.6)$$

จากสมการที่ (3.6) พบว่า ความถี่ในการกำเนิดสัญญาณ (Frequency of oscillation: FO) สามารถปรับได้อย่างอิสระจากเงื่อนไขในการกำเนิดสัญญาณ (Condition of oscillation: CO) ที่พารามิเตอร์ a กับ b ส่วนเงื่อนไขในการกำเนิดสัญญาณสามารถควบคุมได้ที่อัตราขยาย k ส่วนความต่างเฟสของสัญญาณ I_{O1} และ I_{O2} หาได้จาก

$$\frac{I_{O2}(s)}{I_{O1}(s)} = \frac{1}{sb} \quad (3.7)$$

เมื่อพิจารณาในช่วงอยู่ตัวของสัญญาณชายน้จากสมการที่ (3.7) สามารถเขียนได้ใหม่เป็น

$$\frac{I_{O2}(j\omega)}{I_{O1}(j\omega)} = \frac{1}{\omega b} e^{-90^\circ} \quad (3.8)$$


จะพบได้ว่า I_{O1} และ I_{O2} จะมีเฟสต่างกัน

$$\phi = -90^\circ \quad (3.9)$$

สำหรับโครงข่ายกำเนิดสัญญาณชายน้แบบควอดเรเจอร์โหมดกระแสที่ควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ที่นำเสนอในงานวิจัยฉบับนี้จะประกอบจากอุปกรณ์แอกทีฟ CCCII เป็นหลัก โดยอาศัย

หลักการจากบล็อกไดอะแกรมในภาพที่ 3.2 จะได้อุปกรณ์แสดงในภาพที่ 3.3 จากภาพพบว่าวงจรประกอบไปด้วย CCCII จำนวน 3 ตัว ตัวด้านทานแบบอิเล็กทรอนิกส์ที่ต่อลงกราวด์ (R_K) 1 ตัวและตัวเก็บประจุที่ต่อลงกราวด์จำนวน 2 ตัว โดย I_{B1} I_{B2} และ I_{B3} เป็นกระแสไบอัสให้กับ CCCII1, CCCII2 และ CCCII3 ตามลำดับ โดยความต้านทาน R_K หาได้ดังนี้ [25]

$$R_K = \frac{V_{in}}{I_{in}} = \frac{L}{2\mu C_{ox} W (V_{DD} - V_T)} \quad (3.10)$$



ภาพที่ 3.3 โครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสที่นำเสนอง

เมื่อพิจารณาวงจรในภาพที่ 3.3 และอาศัยคุณสมบัติของ CCCII ที่ได้กล่าวไว้ในบทที่ 2 สามารถเขียนสมการกระแสที่เข้า x ของ CCCII ได้เป็น

$$i_{x1} = \frac{1}{sC_1 R_{x1} + 1} (i_{z2} + i_{z3}) \quad (3.11)$$

โดยกระแสที่เข้า $i_{z1} = -i_{x1}$ จากสมการที่ (3.11) จะได้

$$i_{z1} = -\frac{1}{sC_1R_{x1}+1}(i_{z2}+i_{z3}) \quad (3.12)$$

โดยกระแส i_{z2} เขียนได้เป็น

$$i_{z2} = \frac{i_{z1}}{sC_2R_{x2}} \quad (3.13)$$

ส่วนกระแส i_{z3} เขียนได้เป็น

$$i_{z3} = -i_{z2} \frac{R_k}{R_{x3}} \quad (3.14)$$

แทนสมการที่ (3.13) และ (3.14) ลงในสมการที่ (3.12) จะได้

$$i_{z1} = -\frac{1}{sC_1R_{x1}+1} \left(\frac{i_{z1}}{sC_2R_{x2}} - i_{z1} \frac{R_k}{R_{x3}} \right) \quad (3.15)$$

จากสมการที่ (3.15) จะได้สมการลักษณะสมบัติของโครงข่ายเป็น

$$s^2C_1C_2R_{x1}R_{x2} + sC_2R_{x2} \left(1 - \frac{R_k}{R_{x3}} \right) + 1 = 0 \quad (3.16)$$

เมื่อพิจารณาในส่วนจำนวนจริง (Real part) จะได้ความถี่ในการกำเนิดสัญญาณเป็น

$$\omega_{osc} = \sqrt{\frac{1}{C_1C_2R_{x1}R_{x2}}} \quad (3.17)$$

สำหรับเงื่อนไขในการกำเนิดสัญญาณ พิจารณาได้จากส่วนจำนวนจินตภาพ (Imaginary part)

$$1 = \frac{R_k}{R_{x3}} \quad (3.18)$$

เมื่อแทนค่า $R_{xi} = 1/\sqrt{kI_{Bi}}$ จะได้ความถี่และเงื่อนไขในการกำเนิดสัญญาณเป็น

$$\omega_{osc} = \sqrt{\frac{k(I_{B1}I_{B2})^{\frac{1}{2}}}{C_1C_2}} \quad (3.19)$$

และ

$$1 = R_k \sqrt{kI_{B3}} \quad (3.20)$$

ซึ่งจากสมการที่ (3.19) และ (3.20) พบว่าสามารถปรับเงื่อนไขในการกำเนิดสัญญาณและความถี่ในการกำเนิดสัญญาณได้อย่างอิสระจากกันด้วยวิธีทางอิเล็กทรอนิกส์โดยความถี่ในการกำเนิดสัญญาณสามารถปรับได้ที่ I_{B1} และ I_{B2} ส่วนเงื่อนไขในการกำเนิดสัญญาณสามารถปรับได้ที่ I_{B3} และ R_k สมการที่ (3.19) เมื่อ $\omega_{osc} = 2\pi f_{osc}$ ความถี่ในการกำเนิดสัญญาณเท่ากับ

$$f_{osc} = \frac{1}{2\pi} \sqrt{\frac{k(I_{B1}I_{B2})^{\frac{1}{2}}}{C_1C_2}} \quad (3.21)$$

เมื่อพิจารณาวงจรในภาพที่ 3.3 จะได้ฟังก์ชันโอนย้ายของ I_{O1} และ I_{O2} เป็น

$$\frac{I_{O2}(s)}{I_{O1}(s)} = \frac{1}{sR_{x2}C_2} \quad (3.22)$$

เมื่อพิจารณาในช่วงอยู่ตัวของสัญญาณชายน้จากสมการที่ (3.22) สามารถเขียนได้ใหม่เป็น

$$\frac{I_{o2}(j\omega)}{I_{o1}(j\omega)} = \frac{1}{\omega R_{x2} C_2} e^{-90^\circ} \quad (3.23)$$

จะพบได้ว่า I_{o1} และ I_{o2} จะมีเฟสต่างกัน

$$\phi = -90^\circ \quad (3.24)$$

3.2 การวิเคราะห์วงจรในกรณีไม่เป็นอุดมคติ

ในลำดับแรกนี้จะพิจารณารณกรณี CCCII ที่ใช้ในวงจรเกิดความไม่เป็นอุดมคติ สามารถวิเคราะห์ได้จาก

$$\begin{bmatrix} i_y \\ V_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ \beta & R_x & 0 \\ 0 & \pm \alpha & 0 \end{bmatrix} \begin{bmatrix} V_y \\ i_x \\ V_z \end{bmatrix} \quad (3.17)$$

เมื่อ α และ β เป็นค่าส่งผ่านกระแสและแรงดันจากอินพุตไปยังเอาต์พุตที่สามารถเบี่ยงเบนไปจาก 1 ซึ่งสามารถเกิดจากความไม่เป็นอุดมคติของทรานซิสเตอร์ภายในตัว CCCII พิจารณาวงจรในภาพที่ 3.3 อีกครั้งโดยใช้คุณสมบัติของ CCCII ตามสมการที่ (3.17) สามารถเขียนสมการกระแสที่ขั้ว x_1 ได้เป็น

$$i_{x1} = \frac{1}{sC_1 R_{x1} + 1} (i_{z2} + i_{z3}) \quad (3.18)$$

โดยกระแสที่ขั้ว $i_{z1} = -\alpha_1 i_{x1}$ จากสมการที่ (3.18) จะได้

$$i_{z1} = -\frac{\alpha_1}{sC_1 R_{x1} + 1} (i_{z2} + i_{z3}) \quad (3.19)$$

โดยกระแส i_{z2} เขียนได้เป็น

$$i_{z2} = \frac{i_{z1}\beta_2\alpha_2}{sC_2R_{x2}} \quad (3.20)$$

ส่วนกระแส i_{z3} เขียนได้เป็น

$$i_{z3} = -i_{z2}\beta_3\alpha_3 \frac{R_k}{R_{x3}} \quad (3.21)$$

แทนสมการที่ (3.21) และ (3.20) ลงในสมการที่ (3.19) จะได้

$$i_{z1} = -\frac{\alpha_1}{sC_1R_{x1} + 1} \left(\frac{i_{z2}\beta_2\alpha_2}{sC_2R_{x2}} - i_{z3}\beta_3\alpha_3 \frac{R_k}{R_{x3}} \right) \quad (3.22)$$

จากสมการที่ (3.22) จะได้สมการลักษณะสมบัติของโครงข่ายเป็น

$$s^2C_1C_2R_{x1}R_{x2} + sC_2R_{x2} \left(1 - \beta_3\alpha_1\alpha_3 \frac{R_k}{R_{x3}} \right) + \beta_2\alpha_1\alpha_2 = 0 \quad (3.23)$$

เมื่อพิจารณาในส่วนจำนวนจริง จะได้ความถี่ในการกำเนิดสัญญาณเป็น

$$\omega_{osc} = \sqrt{\frac{\beta_2\alpha_1\alpha_2}{C_1C_2R_{x1}R_{x2}}} \quad (3.24)$$


สำหรับเงื่อนไขในการกำเนิดสัญญาณ พิจารณาได้จากส่วนจำนวนจินตภาพ

$$1 = \beta_3 \alpha_1 \alpha_3 \frac{R_k}{R_{x3}} \quad (3.25)$$


จากสมการที่ (3.24)-(3.25) พบว่าค่าในทางอุดมคติจะส่งผลทั้งเงื่อนไขและความถี่ในการกำเนิดสัญญาณ

นอกจากนี้แล้วหากพิจารณาที่ความถี่สูงจะพบว่าค่าความต้านทานและค่าความจุแฝงในตัว CCCII จะส่งผลกระทบต่อสมรรถนะของวงจรกำเนิดสัญญาณที่ได้ออกแบบไว้ เมื่อคำนึงถึงค่าอุปกรณ์แฝงเหล่านั้นสามารถเขียนวงจรเทียบเคียงของ CCCII ได้ดังภาพที่ 3.4 จากวงจรกำเนิดสัญญาณในภาพที่ 3.3 เมื่อพิจารณาที่ความถี่สูงสามารถเขียนวงจรได้ใหม่ดังภาพที่ 3.5 เมื่อ $G_z = 1/R_z$, $G_y = 1/R_y$ กำหนดให้

$$Y_1 = s(C_1 + C_{z2} + C_{z3}) + G_{z2} + G_{z3} \quad (3.26)$$



ภาพที่ 3.4 วงจรเทียบเคียงของ CCCII เมื่อพิจารณาที่ความถี่สูง



ภาพที่ 3.5 วงจรกำเนิดสัญญาณเมื่อพิจารณาที่ความถี่สูง

$$Y_2 = s(C_2 + C_{z1} + C_{y2}) + G_{z1} + G_{y2} \quad (3.27)$$

$$Y_3 = s(C_{z1} + C_{y3}) + G_k + G_{z1} + G_{z3} \quad (3.28)$$

เขียนสมการกระแสที่ขั้ว x_1 ได้เป็น

$$i_{x1} = \frac{1}{Y_1 R_{x1} + 1} (i_{z2} + i_{z3}) \quad (3.29)$$

โดยกระแสที่ขั้ว $i_{z1} = -i_{x1}$ จากสมการที่ (3.29) จะได้

$$i_{z1} = -\frac{1}{Y_1 R_{x1} + 1} (i_{z2} + i_{z3}) \quad (3.30)$$

โดยกระแส i_{z2} เขียนได้เป็น

$$i_{z2} = \frac{i_{z1}}{Y_2 R_{x2}} \quad (3.31)$$

ส่วนกระแส i_{z2} เขียนได้เป็น

$$i_{z3} = -i_{z2} \frac{1}{Y_3 R_{x3}} \quad (3.32)$$

แทนสมการที่ (3.31) และ (3.32) ลงในสมการที่ (3.30) จะได้

$$i_{z1} = -\frac{1}{Y_1 R_{x1} + 1} \left(\frac{i_{z2}}{Y_2 R_{x2}} - i_{z3} \frac{1}{R_{x3} Y_3} \right) \quad (3.33)$$

จากสมการที่ (3.33) จะได้สมการลักษณะสมบัติของโครงข่ายเป็น

$$Y_1 Y_2 Y_3 R_{x1} R_{x2} R_{x3} + Y_2 Y_3 R_{x2} R_{x3} + Y_3 R_{x3} - Y_2 R_{x2} = 0 \quad (3.34)$$

แทนสมการที่ (3.26)-(3.38) ลงในสมการที่ (3.34) จะได้

$$\left\{ \begin{array}{l} [s(C_1 + C_{z2} + C_{z3}) + G_{z2} + G_{z3}] [s(C_2 + C_{z1} + C_{y2}) + G_{z1} + G_{y2}] [s(C_{z1} + C_{y3}) + G_k + G_{z1} + G_{z3}] R_{x1} R_{x2} R_{x3} + \\ [s(C_2 + C_{z1} + C_{y2}) + G_{z1} + G_{y2}] [s(C_{z1} + C_{y3}) + G_k + G_{z1} + G_{z3}] R_{x2} R_{x3} + [s(C_{z1} + C_{y3}) + G_k + G_{z1} + G_{z3}] R_{x3} - \\ [s(C_2 + C_{z1} + C_{y2}) + G_{z1} + G_{y2}] R_{x2} \end{array} \right\} = 0 \quad (3.35)$$

จากสมการที่ (3.35) หาก R_z แล R_y ของ CCCII แต่ละตัวมีค่ามากกว่า R_x และ R_k มากๆ สามารถประมาณสมการที่ (3.35) ได้ดังนี้

$$\left\{ \begin{array}{l} [s(C_1 + C_{z2} + C_{z3})][s(C_2 + C_{z1} + C_{y2})][s(C_{z1} + C_{y3}) + G_k]R_{x1}R_{x2}R_{x3} + \\ [s(C_2 + C_{z1} + C_{y2})][s(C_{z1} + C_{y3}) + G_k]R_{x2}R_{x3} + [s(C_{z1} + C_{y3}) + G_k]R_{x3} - \\ [s(C_2 + C_{z1} + C_{y2})]R_{x2} \end{array} \right\} = 0 \quad (3.35)$$

จากสมการที่ (3.35) จะได้

$$\left\{ \begin{array}{l} s^3(C_1 + C_{z2} + C_{z3})(C_2 + C_{z1} + C_{y2})(C_{z1} + C_{y3})R_{x1}R_{x2}R_{x3} + \\ s^2(C_2 + C_{z1} + C_{y2})(C_1 + C_{z2} + C_{z3})G_kR_{x1}R_{x2}R_{x3} + \\ s^2(C_2 + C_{z1} + C_{y2})(C_{z1} + C_{y3})R_{x2}R_{x3} + s(C_2 + C_{z1} + C_{y2})G_kR_{x2}R_{x3} + \\ s(C_{z1} + C_{y3})R_{x3} - s(C_2 + C_{z1} + C_{y2})R_{x2} + G_kR_{x3} \end{array} \right\} = 0 \quad (3.36)$$

จากสมการที่ (3.36) พบว่า จะอยู่ในรูปของสมการอันดับ 3 โดยสามารถเขียนให้อยู่ในรูปสมการมาตรฐานได้เป็น

$$s^3a + s^2b + sc + d = 0 \quad (3.37)$$

เมื่อ

$$a = (C_1 + C_{z2} + C_{z3})(C_2 + C_{z1} + C_{y2})(C_{z1} + C_{y3})R_{x1}R_{x2}R_{x3} \quad (3.38)$$

$$b = (C_2 + C_{z1} + C_{y2})[(C_1 + C_{z2} + C_{z3})G_kR_{x1}R_{x2}R_{x3} + (C_{z1} + C_{y3})R_{x2}R_{x3}] \quad (3.39)$$

$$c = (C_2 + C_{z1} + C_{y2})G_kR_{x2}R_{x3} + (C_{z1} + C_{y3})R_{x3} - (C_2 + C_{z1} + C_{y2})R_{x2} \quad (3.40)$$

$$d = G_kR_{x3} \quad (3.41)$$

จากสมการที่ (3.37) จะได้ความถี่ในการกำเนิดสัญญาณเป็น

$$\omega_{osc} = \sqrt{\frac{d}{b}} \quad (3.42)$$

ส่วนเงื่อนไขในการกำเนิดสัญญาณแสดงได้เป็น

$$ab = cd \quad (3.43)$$

แทนสมการที่ (3.39) และ (3.41) ลงในสมการที่ (3.42) จะได้ความถี่ในการกำเนิดสัญญาณเมื่อพิจารณาที่ความถี่สูงเป็น

$$\omega_{osc} = \sqrt{\frac{G_k R_{x3}}{(C_2 + C_{z1} + C_{y2}) [(C_1 + C_{z2} + C_{z3}) G_k R_{x1} R_{x2} R_{x3} + (C_{z1} + C_{y3}) R_{x2} R_{x3}]}} \quad (3.44)$$

ส่วนเงื่อนไขในการกำเนิดสัญญาณแสดงได้เป็น


$$\left\{ \begin{aligned} &[(C_2 + C_{z1} + C_{y2})^2 (C_1 + C_{z2} + C_{z3}) (C_{z1} + C_{y3}) [(C_1 + C_{z2} + C_{z3}) G_k R_{x1} R_{x2} R_{x3} + (C_{z1} + C_{y3}) R_{x2} R_{x3}] R_{x1} R_{x2} R_{x3} = \\ &[(C_2 + C_{z1} + C_{y2}) G_k R_{x2} R_{x3} + (C_{z1} + C_{y3}) R_{x3} - (C_2 + C_{z1} + C_{y2}) R_{x2}] G_k R_{x3} \end{aligned} \right\} \quad (3.45)$$

จากสมการที่ (3.44) และ (3.45) พบว่า วงจรยังคงให้กำเนิดสัญญาณได้แต่เงื่อนไขและความถี่ในการกำเนิดสัญญาณจะมีการเปลี่ยนแปลงไปตามพารามิเตอร์ภายในของ CCCII ในทางปฏิบัตินั้น พารามิเตอร์ β , α ค่าความจุและความต้านทานแฝงในตัว CCCII จะมีผลต่อการทำงานของวงจร

บทที่ 4

ผลการวิจัย

เพื่อเป็นการยืนยันสมรรถนะของวงจรถ่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสที่สามารถควบคุมการทำงานได้ด้วยวิธีการทางอิเล็กทรอนิกส์ที่ได้วิเคราะห์และออกแบบไว้ในบทที่ 3 ในบทนี้จะทดสอบการทำงานของวงจรถ่ายด้วยโปรแกรมพีเอสไปซ์ (Pspice) และการต่อวงจรถ่ายพร้อมทั้งอภิปรายผลการทดสอบกับที่ได้วิเคราะห์ไว้ในทางทฤษฎีในบทที่ผ่านมา ดังมีรายละเอียดดังต่อไปนี้



ภาพที่ 4.1 โครงสร้างภายในของ CCCII ที่ใช้ในการจำลองการทำงาน


4.1 ผลการจำลองการทำงานของโครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์

ในหัวข้อนี้จะทดสอบการทำงานของวงจรถ่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์ด้วยโปรแกรมพีเอสไปซ์ เพื่อตรวจสอบการทำงานของวงจรถ่ายที่ได้วิเคราะห์ไว้ในทางทฤษฎี สำหรับทรานซิสเตอร์ PMOS และ NMOS ที่ใช้ในการจำลองการทำงานของวงจรถ่ายได้ใช้พารามิเตอร์ของ TSMC $0.25\mu\text{m}$ CMOS เทคโนโลยี [25] ซึ่งค่าพารามิเตอร์ของทรานซิสเตอร์แสดงตามเอกสารในภาคผนวก ก วงจรถ่ายที่แหล่งจ่าย ± 1.5 โวลต์ ความต้านทานโหลดเท่ากับ 1 โอห์ม โดยใช้โครงสร้างภายในของ CCCII ในภาพที่ 4.1 ส่วนค่าขนาด W/L ของทรานซิสเตอร์แสดงในตารางที่ 4.1 โดยที่ขนาดมอดสทรานซิสเตอร์ MR1 และ MR2 เป็นของตัวต้านทานอิเล็กทรอนิกส์ (R_k)


ลำดับแรกปรับ $C=200\text{pF}$, $I_{B1}=I_{B2}=100\mu\text{A}$, และ $I_{B3}=60\mu\text{A}$ ตามลำดับ ผลการจำลองการทำงานแสดงในภาพที่ 4.2(ก) เป็นกระแสเอาต์พุตในสภาวะเริ่มต้น (Initial state) ส่วนภาพที่ 4.2(ข) เป็นกระแสเอาต์พุต I_{O1} และ I_{O2} สภาวะอยู่ตัว (Steady state) จะพบว่าสัญญาณทั้ง 2 จะมีเฟสต่างกัน 90 องศา ดังที่ได้วิเคราะห์ไว้ในสมการที่ (3.24) ส่วนสเปกตรัมของสัญญาณแสดงดังภาพที่ 4.2(ค) ซึ่งพบว่า ความถี่ในการกำเนิดสัญญาณเท่ากับ 1.25MHz มีค่าความผิดเพี้ยนทางฮาร์มอนิกส์รวม (Total harmonic distortion: THD) เท่ากับ 1.24%

ตารางที่ 4.1 ขนาดของทรานซิสเตอร์


Transistor	W (μm)	L (μm)
M1-M9	5	0.5
M10-M11	16	0.25
M12-M13	8	0.25
M14-M21	15	0.5
MR1-MR2	3.8	0.5



(ก) กระแสเอาต์พุตที่สภาวะเริ่มต้น




(ข) กระแสเอาต์พุตในสภาวะอยู่ตัว




(ค) สเปกตรัม

ภาพที่ 4.2 ผลการจำลองวงจรกำเนิดสัญญาณที่ความถี่ 1.25MHz

เมื่อปรับ $C=100\text{pF}$, $I_{B1}=I_{B2}=100\mu\text{A}$, และ $I_{B3}=60\mu\text{A}$ ตามลำดับ ผลการจำลองการทำงาน แสดงในภาพที่ 4.2(ก) เป็นกระแสเอาต์พุต I_{O1} และ I_{O2} สภาวะอยู่ตัวจะพบว่าสัญญาณทั้ง 2 จะมีเฟส ต่างกัน 90 องศา ดังที่ได้วิเคราะห์ไว้ในสมการที่ (3.24) ส่วนสเปกตรัมของสัญญาณแสดงดังภาพที่ 4.2(ข) ซึ่งพบว่า ความถี่ในการกำเนิดสัญญาณเท่ากับ 2.47MHz มีค่าความผิดเพี้ยนทางฮาร์มอนิกส์ รวมเท่ากับ 0.92%




(ก) กระแสเอาต์พุต




(ข) สเปกตรัม

ภาพที่ 4.3 ผลการจำลองวงจรกำเนิดสัญญาณที่ความถี่ 2.47MHz

เมื่อปรับ $C=50\text{pF}$, $I_{B1}=I_{B2}=100\mu\text{A}$, และ $I_{B3}=60\mu\text{A}$ ตามลำดับ ผลการจำลองการทำงานแสดงในภาพที่ 4.4(ก) เป็นกระแสเอาต์พุต I_{O1} และ I_{O2} สภาวะอยู่ตัวจะพบว่าสัญญาณทั้ง 2 จะมีเฟสต่างกัน 90 องศา ดังที่ได้วิเคราะห์ไว้ในสมการที่ (3.24) ส่วนสเปกตรัมของสัญญาณแสดงดังภาพที่ 4.4(ข) ซึ่งพบว่า ความถี่ในารกำเนิดสัญญาณเท่ากับ 4.84MHz มีค่าความผิดเพี้ยนทางฮาร์มอนิกส์รวมเท่ากับ 1.12%




(ก) กระแสเอาต์พุต




(ข) สเปกตรัม

ภาพที่ 4.4 ผลการจำลองวงจรถักกำเนิดสัญญาณที่ความถี่ 4.84MHz

นอกจากนี้ได้ทำการทดสอบความสัมพันธ์ของค่าความถี่ในการกำเนิดสัญญาณเมื่อมีการปรับกระแสไบอัส $I_{B1}=I_{B2}=I_B$ โดยได้เปลี่ยนตัวเก็บประจุ 3 ค่า ได้แก่ 10pF, 100pF และ 1nF ผลแสดงดังภาพที่ 4.5 จะเห็นได้ว่าสามารถปรับความถี่ในการกำเนิดสัญญาณด้วย I_B ดังที่ได้วิเคราะห์ไว้ดังสมการที่ (3.21)




ภาพที่ 4.5 ความถี่ของการกำเนิดสัญญาณเมื่อเปลี่ยนค่าตัวเก็บประจุและกระแสไบแอส I_B



ภาพที่ 4.6 วงจรที่ใช้ในการทดลองจริง


4.2 ผลการทดลองวงจรด้วยการต่อวงจรจริง

เพื่อเป็นการแสดงถึงความสามารถในการทำงานของวงจรถ้าเนติสัญญาณที่ได้สังเคราะห์และออกแบบไว้ จึงได้ทำการสร้างวงจรจริงขึ้น เนื่องจากข้อจำกัดที่ไม่สามารถนำวงจรที่ได้พัฒนาขึ้นไปสร้างเป็นวงจรรวมได้ ดังนั้นจะทดสอบวงจรโดยใช้ไอซีสำเร็จรูปต่อร่วมกับอุปกรณ์พาสซีฟเพื่อให้ทำหน้าที่เป็น CCCII โดยจะใช้ไอซีสำเร็จรูปเบอร์ AD844 ซึ่งเป็นวงจรสายพานกระแสยุคที่สอง (CCII) โดย CCCII ตัวที่หนึ่งจะใช้ไอซี AD844 จำนวน 2 ตัว เนื่องจากต้องการกระแสที่ขั้ว z สองขั้ว ต่อร่วมกับ R_{x11} และ R_{x12} โดยที่ค่าตัวต้านทานทั้งสองจะเป็นสองเท่าของ R_{x1} ($R_{x11}=R_{x12}=2R_{x1}$) ส่วน CCCII ตัวที่ 2 และ 3 จะใช้ไอซีและตัวต้านทานอย่างละหนึ่งตัว ดังภาพที่ 4.6 ส่วนภาพถ่ายของวงจรแสดงดังภาพที่ 4.7 โดยสัญญาณเอาต์พุตจะวัดที่แรงดันตกคร่อม C_2




ภาพที่ 4.7 ภาพถ่ายของวงจรที่สร้างขึ้น

วงจรในภาพที่ 4.6 ใช้ไฟเลี้ยงวงจรเท่ากับ $\pm 5V$ ตัวต้านทาน $R_{x11} = R_{x12} = 2R_{x1} = 2k\Omega$, $R_{x2} = R_{x3} = 1k\Omega$, $R_k = 2.2k\Omega$ ตัวเก็บประจุ $C_1 = C_2 = 1nF$ จะได้สัญญาณเอาต์พุต V_2 ดังภาพที่ 4.8 โดยแรงดันเอาต์พุตมีขนาด 3.20V ความถี่ 104.9kHz ส่วนภาพที่ 4.9 เป็นสเปกตรัมของสัญญาณ




ภาพที่ 4.8 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 104.9kHz




ภาพที่ 4.9 สเปกตรัมของสัญญาณที่ความถี่ 104.9kHz

ด้วยเงื่อนไขการทดลองเหมือนตอนแรกแต่เปลี่ยนค่าตัวต้านทาน $R_{x2} = 2k\Omega$ จะได้สัญญาณเอาต์พุต V_2 ดังภาพที่ 4.10 โดยแรงดันเอาต์พุตมีขนาด 4.84V ความถี่ 68.7kHz ส่วนภาพที่ 4.11 เป็นสเปคตรัมของสัญญาณ




ภาพที่ 4.10 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 68.7kHz




ภาพที่ 4.11 สเปคตรัมของสัญญาณที่ความถี่ 68.7kHz

ด้วยเงื่อนไขการทดลองเหมือนตอนแรกแต่เปลี่ยนค่าตัวต้านทาน $R_{x2} = 3k\Omega$ จะได้สัญญาณเอาต์พุต V_2 ดังภาพที่ 4.12 โดยแรงดันเอาต์พุตมีขนาด 5.92V ความถี่ 54kHz ส่วนภาพที่ 4.13 เป็นสเปคตรัมของสัญญาณ




ภาพที่ 4.12 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 54kHz




ภาพที่ 4.13 สเปคตรัมของสัญญาณที่ความถี่ 54kHz

ด้วยเงื่อนไขการทดลองเหมือนตอนแรกแต่เปลี่ยนค่าตัวต้านทาน $R_{x2} = 3.9k\Omega$ จะได้สัญญาณเอาต์พุต V_2 ดังภาพที่ 4.14 โดยแรงดันเอาต์พุตมีขนาด 6.68V ความถี่ 47.2kHz ส่วนภาพที่ 4.15 เป็นสเปกตรัมของสัญญาณ




ภาพที่ 4.14 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 47.2kHz




ภาพที่ 4.15 สเปกตรัมของสัญญาณที่ความถี่ 47.2kHz

ด้วยเงื่อนไขการทดลองเหมือนตอนแรกแต่เปลี่ยนค่าตัวต้านทาน $R_{x2} = 5k\Omega$ จะได้สัญญาณเอาต์พุต V_2 ดังภาพที่ 4.16 โดยแรงดันเอาต์พุตมีขนาด 6.68V ความถี่ 40.4kHz ส่วนภาพที่ 4.17 เป็นสเปคตรัมของสัญญาณ



ภาพที่ 4.16 สัญญาณเอาต์พุตที่ได้จากการทดลองจริงที่ความถี่ 40.4kHz



ภาพที่ 4.17 สเปคตรัมของสัญญาณที่ความถี่ 40.4kHz

4.3 สรุป

จากผลการทดสอบวงจรที่ได้พัฒนาและออกแบบไว้ พบว่าให้ผลสอดคล้องกับลักษณะเด่นที่ได้ทำการวิเคราะห์และอภิปรายไว้แล้วในบทที่ 3 แต่จะมีค่าผิดพลาดไปจากค่าที่ได้วิเคราะห์ไว้ในทางทฤษฎีบ้าง ทั้งนี้ก็เนื่องมาจากผลของค่าความต้านทานแฝงและความจุแฝงดังที่ได้วิเคราะห์ไว้ในกรณีไม่เป็นอุดมคติ ด้วยคุณสมบัติดังกล่าวที่ได้จากการทดสอบนี้ จึงเหมาะสมกับการนำไปพัฒนาวงจรกำเนิดสัญญาณซายน์ที่สังเคราะห์และออกแบบไว้ให้เป็นวงจรรวม หรือที่เรียกกันว่าไอซีเพื่อนำไปใช้งานในวงจรอิเล็กทรอนิกส์ที่ใช้แบตเตอรี่เป็นแหล่งจ่ายกำลัง เช่น ระบบสื่อสารแบบไร้สาย ระบบเครื่องมือวัด เป็นต้น

บทที่ 5

สรุปผลการวิจัยและข้อเสนอแนะ

5.1 บทสรุป

งานวิจัยฉบับนี้ได้นำเสนอการสังเคราะห์และออกแบบโครงข่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสโดยใช้ CCCII เป็นอุปกรณ์แอคทีฟหลักที่สามารถปรับความถี่และเงื่อนไขในการกำเนิดสัญญาณได้อย่างอิสระจากกันด้วยวิธีการทางอิเล็กทรอนิกส์ โดยมีวัตถุประสงค์ดังนี้ คือ

- เพื่อสังเคราะห์และออกแบบวงจรกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสที่สามารถปรับความถี่ได้ด้วยวิธีการทางอิเล็กทรอนิกส์
- เพื่อวิเคราะห์หาสมรรถนะของวงจรถ่ายกำเนิดสัญญาณชายนที่ได้สังเคราะห์และออกแบบ
- เพื่อเปรียบเทียบสมรรถนะของวงจรถ่ายกำเนิดสัญญาณชายนที่ได้สังเคราะห์และออกแบบไว้ในทางทฤษฎีกับการจำลอง

จากผลการดำเนินการวิจัยสามารถสรุปผลการวิจัยได้ดังนี้

วงจรถ่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์โหมดกระแสที่สังเคราะห์และออกแบบไว้เป็นการต่อร่วมกันของวงจรถ่ายอินทิเกรเตอร์แบบสูญเสียชนิดลบ วงจรถ่ายอินทิเกรเตอร์แบบไม่สูญเสียและวงจรถ่ายแบบลบดังภาพที่ 3.2 โดยใช้ CCCII เป็นอุปกรณ์หลัก โครงสร้างของวงจรถ่ายกำเนิดสัญญาณชายนประกอบไปด้วยอุปกรณ์ CCCII จำนวน 3 ตัว ตัวต้านทานแบบอิเล็กทรอนิกส์จำนวน 1 ตัวร่วมกับตัวเก็บประจุที่ต่อลงกราวด์อีก 2 ตัว วงจรที่พัฒนาขึ้นสามารถให้กำเนิดสัญญาณชายน 2 สัญญาณที่มีเฟสต่างกัน 90 องศา นอกจากนี้แล้ววงจรถ่ายกำเนิดสัญญาณชายนแบบควอดเรเจอร์มีลักษณะเด่นดังนี้คือ

- สามารถควบคุมการทำงานของวงจรถ่ายได้ด้วยวิธีการทางอิเล็กทรอนิกส์
- ใช้ตัวเก็บประจุแบบต่อลงกราวด์จึงเหมาะที่จะนำไปสร้างเป็นวงจรรวม

- สามารถควบคุมเงื่อนไขและความถี่ในการกำเนิดสัญญาณได้อย่างอิสระจากกันด้วยวิธีทางอิเล็กทรอนิกส์
- ความต้านทานที่เอาต์พุตมีค่าสูงจึงง่ายต่อการต่อคาตเคสหรือขับโหลดได้โดยตรง

ในส่วนของผลการจำลองและทดสอบการทำงานของวงจรถ่ายกำเนิดสัญญาณชายนี้นหลายเฟสมีความสอดคล้องกับที่ได้วิเคราะห์ไว้ในทางทฤษฎี ส่วนค่าความถี่ในการกำเนิดสัญญาณที่ค่าความต้านทานต่างๆ นั้นยังมีค่าผิดพลาดจากทฤษฎีบ้าง ทั้งนี้เป็นผลเนื่องจากค่าความไม่เป็นไปตามอุดมคติของมอสทรานซิสเตอร์ที่ใช้ภายใน CCCII ซึ่งจะมีค่าความต้านทานและค่าตัวเก็บประจุแฝงต่างๆ รวมอยู่ด้วย ทำให้ค่าความถี่ที่ได้จากการจำลองและการทดสอบ มีค่าเปลี่ยนแปลงไปดังที่ได้วิเคราะห์สมรรถนะของวงจรวีในหัวข้อที่ 3.2 ส่วนการเปรียบเทียบคุณลักษณะของวงจรวีในตารางที่ 3.1 พบว่าวงจรวีที่พัฒนาขึ้นมีจุดเด่นในหลายๆ เหนือด้านกว่าวงจรถ่ายกำเนิดสัญญาณชายนี้นแบบควอดเรเจอร์ที่ได้มีผู้นำเสนอมาแล้ว

5.2 ข้อเสนอแนะ

5.2.1 ควรมีการสร้างวงจรวี CCCII ขึ้นมาเพื่อทดสอบจริงจากมอสอาร์เรย์ (MOS array) เพื่อเปรียบเทียบสมรรถนะของวงจรวีที่ได้จากการจำลองด้วย PSpice กับการทดลองจริง

5.2.2 โครงภายในของ CCCII ควรออกแบบด้วยวงจรวีพื้นฐานสมรรถนะสูง เช่น วงจรวีสะท้อนกระแส อาจใช้วงจรวีสะท้อนกระแสแบบวิลสันหรือแบบคาสเคด เพื่อลดปัญหาด้านกระแสออฟเซตขาออกและอัตราการส่งผ่านกระแสจากขาเข้าไปยังขาออก

5.2.3 ตัวต้านทาน R_x สามารถใช้ CCCII ต่อเป็นวงจรวีเลียนแบบตัวต้านทานได้

บรรณานุกรม

- [1] มนตรี ศิริปรัชญานันท์ “การศึกษาวงจรถ้าเนตสัญญาณและวงจรถอณูพัลส์ PWM ที่สามารถควบคุมด้วยกระแสสลับอย่างเป็นอิสระต่อกัน โดยอาศัยหลักการวงจรรวม.” วิทยานิพนธ์ วิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2547.
- [2] C. Toumazou., F. J. Lidgley, and D. G. Haigh, *Analogue IC design: the current-mode approach*, London: Peter Peregrinus, 1990.
- [3] I.A. Khan and S. Khawaja, “An integrable gm-C quadrature oscillator”. *Int. J. Electronics*, vol. 87, pp. 1353-1357, 2000.
- [4] S. Minaei and O. Cicekoglu, “New current-mode integrator, all-pass section and quadrature oscillator using only active elements”. *1st IEEE Int. Conf. Circuits and Systems for Communications*, vol. 28, pp. 70–73, 2002.
- [5] S. Minaei, O. Cicekoglu, “New current-mode integrator, all-pass section and quadrature oscillator using only active elements,” *1st IEEE Int. Conf. Circuits and Systems for Communications*, vol. 26-28, pp. 70–73, 2002
- [6] M.T. Abuelma'atti, and A.A. Al-Ghumaiz, “Novel CCI-based single-element-controlled oscillators employing grounded resistors and capacitors”. *IEEE Trans. on Circuits and Systems-I: Fundamental Theory and Applications*, vol. 43, pp. 153-155, 1996.
- [7] M.T. Abuelma'atti and H.A. Al-Zaher, “Current-mode sinusoidal oscillators using single FTFN”. *IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Proc.*, vol. 46, pp. 69-74, 1999.
- [8] U. Cam, A. Toker, O. Cicekoglu and H. Kuntman, “Current-mode high output impedance sinusoidal oscillator configuration employing single FTFN”. *Analog Integrated Circuits and Signal Proc.*, vol. 24, pp. 231-238, 2000.
- [9] J.J. Chen, C.C. Chen, H.W. Tsao and S.I. Liu, “Current-mode oscillators using single current follower”. *Electronics Letters*, vol. 27, pp. 2056-2059, 1991.

- [10] M.T. Abuelma'atti, "Grounded capacitor current-mode oscillator using single current follower". *IEEE Trans. Circuits and Systems-I: Fundamental Theory and Applications*, vol. 39, pp. 1018-1020, 1992.
- [11] W. Jaikla and M. Siripruchyanan, "A Versatile quadrature oscillator and universal biquad filter using CCCDBAs". *Proceedings of ECTI con 2006*, Ubon-ratchathani, Thailand, pp. 501-504, 2006.
- [12] J.W. Horng, "Current-Mode Quadrature Oscillator with Grounded Capacitors and Resistors Using Two DVCCs," *IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences*, vol. E86-A, pp. 2152-2154, 2003.
- [13] A. Fabre, O. Saaid, F. Wiest and C. Boucheron, "Current controllable bandpass filter based on translinear conveyors," *Electron. Lett.* Vol. 31, pp. 1727-1728, 1995.
- [14] P. R. Gray, P. J. Hurst, S. H. Lewist, R. G. Meyer, *Analysis and design of analog integrated circuits*. 4th ed. New York : John Wiley & Sons, 2001.
- [15] B. Gilbert . "Translinear circuit: a proposed classification," *Electronics Letters*. vol. 11, pp. 14-16, 1975.
- [16] อมร จิรเสรีอมรกุล, "การออกแบบและประยุกต์ใช้งานวงจรมูลเลอร์สี่ขั้วแบบลอยตัวที่มีโครงสร้างแบบทรานส์ลิเนียร์," *วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*, 2543.
- [17] สุชาติ สงวนไว้. "วงจรสายพานกระแสเอนกประสงค์ที่มีการชดเชยผลของอุณหภูมิ," *วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*, 2545
- [18] A. Sedra and K. C. Smith, "A second-generation current conveyor and its applications," *IEEE Trans. Circuit Theory*, vol. 17, pp. 132-134, 1970.
- [19] จีรสุดา เกษร. "วงจรรองความถี่และวงจรรออสซิลเลเตอร์ที่ควบคุมได้ในเชิงอิเล็กทรอนิกส์," *วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*, 2542

- [20]แสงระวี ตั้งกุลบริบูรณ์, “วงจรกำเนิดสัญญาณไซน์หลายเฟสที่ปรับค่าได้ด้วยวิธีการอิเล็กทรอนิกส์,” วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2545.
- [21]W. Jaikla, M. Siripruchyanun, “A versatile quadrature oscillator and universal biquad filter using dual-output current controlled current differencing transconductance amplifier.” *Proceedings of ISCIT 2006. Bangkok, Thailand*, pp.1072-1075, 2006.
- [22]W. Jaikla, M. Siripruchyanun, “CCCDTAs-based versatile quadrature oscillator and universal biquad filter.” *Proceedings of ECTI Conference 2007. Chieng Rai, Thailand*, pp. 1065-1068, 2007.
- [23]A.Ü. Keskin, D. Biolek "Current mode quadrature oscillator using current differencing transconductance amplifiers (CDTA)." *IEE Proceedings-Circuits, Devices and Systems*. vol. 153, pp. 214-218, 2006.
- [24]W. Jaikla, M. Siripruchyanun, J. Bajer, D. Biolek, "A simple current-mode quadrature oscillator using single CDTA." *Radioengineering*, vol. 17, pp. 33-40, 2008.
- [25]Z. Wang, “2-MOSFET transresistor with extremely low distortion for output reaching supply voltages,” *Electronics Letters*, vol. 26, p. 951–952, 1990.
- [26]P. Prommee, K. Angkeaw, K. Somdunyanok, K. Dejhan, “CMOS-based near zero-offset multiple inputs max–min circuits and its applications,” *Analog Integr. Circuits Signal Process*, vol. 61, pp. 93–105, 2009.

ภาคผนวก ก

แบบจำลองของมอสทรานซิสเตอร์ที่ใช้ในงานวิจัย

แบบจำลองของมอสทรานซิสเตอร์ชนิด NMOS ของ TSMC $0.25\mu\text{m}$ CMOS เทคโนโลยี

```
.model MODEL NT NMOS (LEVEL= 3
+ TOX= 5.7E-9 NSUB= 1E17 GAMMA= 0.4317311
+ PHI= 0.7 VTO= 0.4238252 DELTA= 0
+ UO= 425.6466519 ETA= 0 THETA= 0.1754054
+ KP= 2.501048E-4 VMAX=8.287851E4 KAPPA=0.1686779
+ RSH= 4.062439E-3 NFS=1E12 TPG= 1
+ XJ= 3E-7 LD=3.162278E-11 WD=1.232881E-8
+ CGDO=6.2E-10 CGSO=6.2E-10 CGBO=1E-10
+ CJ=1.81211E-3 PB=0.5 MJ= 0.3282553
+ CJSW=5.341337E-10 MJSW= 0.5)
```

แบบจำลองของมอสทรานซิสเตอร์ชนิด PMOS ของ TSMC $0.25\mu\text{m}$ CMOS เทคโนโลยี

```
.MODEL PT PMOS (LEVEL= 3
+ TOX= 5.7E-9 NSUB=1E17 GAMMA=0.6348369
+ PHI= 0.7 VTO= -0.5536085 DELTA=0
+ UO= 250 ETA=0 THETA=0.1573195
+ KP= 5.194153E-5 VMAX= 2.295325E5 KAPPA= 0.7448494
+ RSH=30.0776952 NFS=1E12 TPG= -1
+ XJ=2E-7 LD=9.968346E-13 WD= 5.475113E-9
+ CGDO= 6.66E-10 CGSO=6.66E-10 CGBO=1E-10
+ CJ=1.893569E-3 PB= 0.9906013 MJ= 0.4664287
+ CJSW=3.625544E-10 MJSW= 0.5)
```


ภาคผนวก ข

ผลงานวิจัยที่ได้รับการตีพิมพ์

Proceedings of the 18th International Conference

**MIXED DESIGN OF INTEGRATED
CIRCUITS AND SYSTEMS**

MIXDES 2011



**Gliwice, Poland
16 - 18 June, 2011**

Organised by:

**Department of Microelectronics and Computer Science,
Technical University of Łódź, Poland**

**Institute of Electronics,
Silesian University of Technology, Poland**

**Institute of Microelectronics and Optoelectronics,
Warsaw University of Technology, Poland**

in co-operation with:

Poland Section IEEE - CAS & ED Chapters

**Section of Microelectronics
and Section of Signals, Electronic Circuits and Systems
of the Committee of Electronics and Telecommunication
of the Polish Academy of Sciences**

Proceedings of the 18th International Conference



MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS

MIXDES 2011



**Gliwice, Poland
16 - 18 June, 2011**

Organised by:

Department of Microelectronics and Computer Science,
Technical University of Łódź, Poland
Institute of Microelectronics and Optoelectronics,
Warsaw University of Technology, Poland

in co-operation with:

Poland Section IEEE - CAS & ED Chapters
Section of Microelectronics
and Section of Signals, Electronic Circuits and Systems
of the Committee of Electronics and Telecommunication
of the Polish Academy of Sciences

supported by:

RFTech Scientific Network
The Compact Modelling Network



Edited by
Andrzej Napieralski

All rights reserved. No part of this publication may be reproduced, stored in retrieval system or transmitted in any form or by any means, electronic, electrostatic, magnetic tape, mechanical, photocopying, recording or otherwise, without prior permission in writing from the copyright owner.

Copyright © 2011 by Editor

ISBN 978-83-932075-0-3
IEEE Catalog Number CFP11MIX-PRT

Printed by
Department of Microelectronics and Computer Science, Technical University of Łódź
ul. Wólczajska 221/223, 90-924 Łódź, Poland

Preface

The MIXDES 2011 International Conference "Mixed Design of Integrated Circuits and Systems" was the 18th in the series of events held annually since 1994 in the most renowned places in Poland. This year we have met together in Gliwice in Upper Silesian region.

The MIXDES conference is one of the largest in Central Europe in the field, encompassing interdisciplinary research in design, modelling, simulation, testing and manufacturing in various areas, such as micro- and nanoelectronics, semiconductors, sensors, actuators, biomedical applications and power devices. All the submissions from 27 countries were reviewed and evaluated by the members of the Programme Committee to put together a high quality technical programme of 129 papers organised in oral and poster presentations.

In addition to the regular programme, three invited papers were presented:

- *Design and Technology for High-Power Silicon Devices*
Prof. Jan Vobecky (ABB Switzerland Ltd. Semiconductors, Switzerland and Faculty of Electrical Engineering, Czech Technical University in Prague, Czech Republic)
- *NeoSilicon Based Nano-electromechanical Information Devices*
Prof. Shunri Oda (Tokyo Institute of Technology, Japan)
- *Technology Challenges in Silicon Devices Beyond the 16 nm Node*
Prof. Mikael Östling (School of Information and Communication Technology, Royal Institute of Technology, Sweden)

The program of MIXDES 2011 also included four special sessions:

- *Biomedical Engineering*
organised by Prof. Ewa Piętka (Silesian University of Technology, Poland)
- *Compact Modelling for Diagnostics and Design of Nanoscaled Analog ICs*
organised by Dr. Daniel Tomaszewski (Institute of Electron Technology, Poland) and Dr. Władysław Grabiński (GMC Suisse, Switzerland)
- *VESTIC: New VLSI Technology, Devices and Circuits*
organised by Prof. Wiesław Kuźmicz (Warsaw University of Technology, Poland)
- *xTCA for Instrumentation*
organised by Dr. Dariusz Makowski (Technical University of Łódź, Poland) and Dr. Stefan Simrock (ITER, France) in collaboration with the RFtech network of Work-Package 4 "AccNet" of the "European Coordination for Accelerator Research and Development" (EuCARD). EuCARD is an Integrating Activity co-funded by the European Commission under the Framework Programme 7, grant agreement no. 227579. The session has been partially sponsored by RFTech.

We would like to take this opportunity to thank the many individuals, especially the reviewers, who have worked hard to make this meeting happen, and to welcome the new member of the Scientific Committee Prof. Jerzy Rutkowski from the Silesian University of Technology, Poland.


With the deepest sympathy we bid farewell to our great colleague Prof. Jean Louis Sanchez who deceased unexpectedly on 15th of May 2011. He was the Director of LAAS-CNRS in Toulouse, France, and the long-term member of the MIXDES Scientific Committee.

Number of Accepted Papers and Authors by Country

Country	Number of		Country	Number of		Country	Number of	
	papers	co-authors		papers	co-authors		papers	co-authors
Austria	3	8	Germany	4	14	Spain	2	3
Belarus	1	3	Greece	4	8	Sweden	3	12
Belgium	2	6	Ireland	0	1	Switzerland	5	12
Bulgaria	4	11	Japan	1	1	Thailand	2	5
Canada	0	1	Jordan	0	1	The Netherlands	1	7
China	1	7	Poland	68	139	Tunisia	0	1
Czech Republic	11	23	Portugal	6	15	Turkey	1	2
Estonia	2	8	Romania	1	4	UK	1	2
France	3	15	Singapore	0	4	USA	3	8
Total:							129	321

As it can be seen from the above statistics, the total number of authors and co-authors is 321. It should be underlined that some papers are common for two or even three institutions involved in a joint project.

Number of Accepted Papers by Country



During the past years, the best papers chosen by the chairmen of all the sessions were printed by *Kluwer Academic Publishers*, in a special issue of the *Electron Technology Journal*, *Microelectronics Reliability Journal*, *Analog Integrated Circuits & Signal Processing Journal*, *VLSI Design Journal*, *Journal of Microelectronics and Computer Science* and the best papers from Poland in the *Elektronika Journal*. This year we continue this practice. Additionally, the authors of selected papers have received the *Best Paper Award* diplomas and the IEEE ED Poland Chapter has given the best student paper award.

We would like to thank all the participants for an inspiring discussion during the sessions and we hope that the conference will help to create and enhance links amongst the experts in different domains, and will help all the participating universities in finding the optimal teaching program for the students involved in the design of modern integrated circuits, devices, and microsystems.

Łódź, June 2011

Andrzej NAPIERALSKI
 Department of Microelectronics and Computer Science
 Technical University of Łódź, Poland
 General Chairman of MIXDES 2011

International Programme Committee

Prof. M. Adamski	Technical University of Zielona Góra, Poland
Prof. M. Bucher	Technical University of Crete, Greece
Prof. J. Cabestany	Universitat Politecnica de Catalunya, Spain
Prof. J.-J. Charlot	Jean Jacques Charlot Consulting, France
Prof. Z. Ciota	Technical University of Łódź, Poland
Prof. J. Collet	LAAS - CNRS, Toulouse, France
Prof. A. Dąbrowski	Poznań University of Technology, Poland
Prof. G. De Mey	University of Ghent, Belgium (Vice-Chairman)
Prof. A. De Vos	University of Ghent, Belgium
Prof. J. Deeen	McMaster University, Canada
Prof. J.-M. Dorkel	LAAS - CNRS, Toulouse, France
Prof. A. Filipkowski	Warsaw University of Technology, Poland
Dr. D. Foty	Gilgamesh Associates, USA
Prof. M. Glesner	Technische Hochschule Darmstadt, Germany
Prof. L. Golonka	Wrocław University of Technology, Poland
Dr. W. Grabiński	GMC, Switzerland
Prof. A. Handkiewicz	Poznań University of Technology, Poland
Prof. A. Hatzopoulos	Aristotle University of Thessaloniki, Greece
Dr. S. Hausman	Technical University of Lodz, Poland
Prof. A. Jakubowski	Warsaw University of Technology, Poland
Prof. A. Kobus	Institute of Electron Technology, Warsaw, Poland
Prof. A. Kos	AGH University of Science and Technology, Poland
Prof. W. Kuźmich	Warsaw University of Technology, Poland (Programme Chairman)
Prof. B. Licznerski	Wrocław University of Technology, Poland
Prof. M. Lobur	State University Lviv, Ukraine
Dr. M.M. Louerat	Université Pierre et Marie Curie, Paris, France
Prof. T. Luba	Warsaw University of Technology, Poland
Prof. B. Macukow	Warsaw University of Technology, Poland
Prof. J. Madrenas	Universitat Politecnica de Catalunya, Spain
Prof. A. Martinez	LAAS - CNRS, Toulouse, France (Honorary Chairman)
Prof. A. Materka	Technical University of Łódź, Poland
Prof. W. Mathis	University of Magdeburg, Germany
Prof. H.S. Momose	Toshiba Corporation, Japan
Prof. J.M. Moreno	Universitat Politecnica de Catalunya, Spain
Dr. M. Napieralska	Technical University of Łódź, Poland
Prof. A. Napieralski	Technical University of Łódź, Poland (General Chairman)
Prof. J. Nishizawa	Semiconductor Research Institute, Japan
Dr. J.L. Noulet	Chipyards, France
Prof. M. Ogorzałek	AGH University of Science and Technology, Poland
Prof. L. Opalski	Warsaw University of Technology, Poland
Prof. A. Pfitzner	Warsaw University of Technology, Poland
Dr. B.F. Romanowicz	Nano Science and Technology Institute, USA
Prof. J.A. Rubio	Universitat Politecnica de Catalunya, Spain
Prof. J. Rutkowski	Silesian University of Technology, Poland
Prof. A. Rybarczyk	Poznań University of Technology, Poland
Dr. J.-M. Sallese	Swiss Federal Institute of Technology, Switzerland
Prof. J.-L. Sanchez	LAAS - CNRS, Toulouse, France
Prof. D. Sankowski	Technical University of Łódź, Poland
Prof. A. Savini	University of Pavia, Italy
Prof. N. Stojadinović	University of Niš, Serbia
Prof. V. Székely	Technical University of Budapest, Hungary
Prof. T. Szmuc	AGH University of Science and Technology, Poland
Prof. G. Szymański	Poznań University of Technology, Poland
Prof. M. Tadeusiewicz	Technical University of Łódź, Poland
Dr. D. Tomaszewski	Institute of Electron Technology, Warsaw, Poland
Dr. P. Tounsi	INSA de Toulouse, France
Dr. M. Turowski	CFD Research Corporation, USA
Prof. R. Ubar	Tallinn Technical University, Estonia
Prof. G. Wachutka	Technische Universitaet Muenchen, Germany
Prof. K. Wawryn	Technical University of Koszalin, Poland
Prof. B. Więcek	Technical University of Łódź, Poland
Prof. S. Yoshitomi	Toshiba Corporation, Japan
Prof. J. Zarębski	Gdynia Maritime Academy, Poland
Dr. M. Zubert	Technical University of Łódź, Poland

Organising Committee

Prof.	A. Napieralski	(Chairman)
Dr.	M. Orlikowski	(Secretary)
Dr.	M. Napieralska	(Vice-Chairman)
Dr.	G. Jabłoński	
Dr.	M. Janicki	Department of Microelectronics and Computer Science,
Dr.	M. Piotrowicz	Technical University of Łódź, Poland
Prof.	E. Hrynkiewicz	
Dr.	D. Grzechca	Institute of Electronics,
Dr.	K. Mościńska	Silesian University of Technology, Poland
Prof.	W. Kuźmicz	Institute of Micro- and Optoelectronics,
		Warsaw University of Technology, Poland

Table of Contents

Preface	3
Table of Contents	7
General Invited Papers	
Design and Technology of High-Power Silicon Devices	17
<i>J. VOBECKÝ (Czech Tech. Univ. Prague, CZECH REPUBLIC)</i>	
NeoSilicon Based Nanoelectromechanical Information Devices	23
<i>S. ODA (Tokyo Inst. of Techn., JAPAN)</i>	
Technology Challenges in Silicon Devices Beyond the 16 nm Node	27
<i>M. ÖSTLING, J. LUO, V. GUDMUNDSSON, P.-E. HELLSTRÖM, B.G. MALM (Royal Inst. of Techn., SWEDEN)</i>	
Biomedical Engineering	
Automatic Image Contrast Enhancement Method for Liver Vasculature Detection	35
<i>M. RUDZKI (Silesian Univ. of Techn., POLAND)</i>	
Center of Pressure Trajectory Segmentation for Postural Stability Analysis	39
<i>J. FIOŁKA, Z. KIDOŃ (Silesian Univ. of Techn., POLAND)</i>	
CMOS Circuit for Detection of Neural Impulses	44
<i>A. JAROSZ, K. ZARASKA, J. WAŚOWSKI (Institute of Electron Techn., POLAND)</i>	
CT Images Processing as One of the Stages in Knee Joint Alloarthroplasty	48
<i>P. ZARYCHTA, J. KAWA (Silesian Univ. of Techn., POLAND)</i>	
Liver Surface Deformation Model for Minimally Invasive Surgery	52
<i>M. BUGDOL, J. CZAJKOWSKA (Silesian Univ. of Techn., POLAND)</i>	
Quantitative Tumour Tissue Measurements in Subjects with High-Grade Gliomas	56
<i>P. SZWARC, J. KAWA, E. PIĘTKA (Silesian Univ. of Techn., POLAND)</i>	
Compact Modelling for Diagnostics and Design of Nanoscaled Analog ICs	
Adaptive EPFL-EKV Long and Short Channel MOS Device Models for Qucs, SPICE and Modelica Circuit Simulation	65
<i>M. BRINSON, H. NABIJOU (London Metropolitan Univ., UK)</i>	
Analysis of Selected Methods for CMOS Integrated Circuit Design for Yield Optimization	71
<i>M. YAKUPOV, D. TOMASZEWSKI (Institute of Electron Techn., POLAND)</i>	
Closed-Form Expressions for the Coupling Capacitance Computation Between Through Silicon Vias and Interconnects for 3D ICs	77
<i>Y. BONTZIOS, M. DIMOPOULOS, A. HATZOPOULOS (Aristotle Univ. Thessaloniki, GREECE)</i>	
Enhanced NQS Lauritzen Diode Model	82
<i>L. SOCHOVA, P. BETAK, J. PLOJHAR (ON Semiconductor, CZECH REPUBLIC)</i>	
Figure-of-Merit for Optimizing the Current-Efficiency of Low-Power RF Circuits	85
<i>A. MANGLA (EPFL, SWITZERLAND), C. ENZ (EPFL and CSEM, SWITZERLAND), J.-M. SALLESE (EPFL, SWITZERLAND)</i>	
Inversion Factor Based Design Methodology Using the EKV MOS Model	90
<i>A. AJBL, M. PASTRE, M. KAYAL (EPFL, SWITZERLAND)</i>	

Modeling of Parasitic Phenomena in Trench Technology	95
<i>D. PREJDA, J. SLEZAK, S. BANAS (ON Semiconductor, CZECH REPUBLIC)</i>	
Modelling of Silicided and Blocked Poly-Si Resistors in 90 nm CMOS with the CMC-R2 Model	99
<i>B. LANDGRAF (Infineon Techn. Austria AG, AUSTRIA), A. VUJASIN (Tech. Univ. Graz, AUSTRIA), B. ANKELE (Infineon Techn. Austria AG, AUSTRIA)</i>	
MOSFET Modeling for Simulation, Design and Optimization of Infrared CMOS Image Sensors Working at Cryogenic Temperature	103
<i>P. MARTIN, F. GUELLEC (LETI, FRANCE)</i>	
PMOS Drain-Bulk Connected Loads for Subthreshold Source-Coupled Logic	107
<i>I. CHLIS, M. BUCHER (Tech. Univ. Crete, GREECE)</i>	
Using the Light-impact Model for p-type and n-type Poly-TFT in Circuits	113
<i>N. PAPADOPOULOS, A. HATZOPOULOS (Aristotle Univ. Thessaloniki, GREECE), D. PAPAKOSTAS (Alexander Techn. & Edu. Inst. Thessaloniki, GREECE), R. PICOS (Univ. Illes Balears, SPAIN), C. DIMITRIADIS (Aristotle Univ. Thessaloniki, GREECE)</i>	

VESTIC: New VLSI Technology, Devices and Circuits

A Compact Model of VeSFET Capacitances	121
<i>D. KASPROWICZ (Warsaw Univ. of Techn., POLAND)</i>	
A Study on Cell-Level Routing for VeSFET Circuits	127
<i>M. MAREK-SADOWSKA, X. QIU (Univ. California, USA)</i>	
Junction Vertical Slit Field-Effect Transistor (JVeSFET) - Compact DC Model	133
<i>A. PFITZNER, M. STANIEWSKI, M. STRZYGA (Warsaw Univ. of Techn., POLAND)</i>	
Towards Circuit Design Using VeSFETs	139
<i>M. PASTRE, F. KRUMMENACHER, M. KAYAL (EPFL, SWITZERLAND)</i>	
Twin Gate, Vertical Slit FET (VeSFET) for Highly Periodic Layout and 3D Integration	145
<i>W. MALY (Carnegie Mellon Univ., USA), N. SINGH, Z. CHEN, N. SHEN, X. LI (A*STAR, SINGAPORE), A. PFITZNER, D. KASPROWICZ, W. KUŹMICH (Warsaw Univ. of Techn., POLAND), Y.-W. LIN, M. MAREK-SADOWSKA (Univ. California, USA)</i>	
Vertical-Slit Field-Effect Transistor (VeSFET) - Design Space Exploration and DC Model	151
<i>A. PFITZNER (Warsaw Univ. of Techn., POLAND)</i>	

xTCA for Instrumentation

Module Management Controller for MicroTCA-based Controller Board	159
<i>P. PEREK, A. MIELCZAREK, P. PRĘDKI, D. MAKOWSKI, A. NAPIERALSKI (Tech. Univ. Łódź, POLAND)</i>	
uTCA-based Controller	165
<i>A. MIELCZAREK, D. MAKOWSKI, G. JABŁOŃSKI, A. NAPIERALSKI, P. PEREK, P. PRĘDKI (Tech. Univ. Łódź, POLAND), T. JEŻYŃSKI, F. LUDWIG, H. SCHLARB (DESY, GERMANY)</i>	
AMC Vector Modulator for the LLRF System	171
<i>K. CZUBA, S. BOU HABIB, D. SIKORA (Warsaw Univ. of Techn., POLAND)</i>	
Automated Generation of FRU Devices Inventory Records for xTCA Devices	175
<i>J. WYCHOWANIAK, P. PEREK, D. MAKOWSKI, A. NAPIERALSKI (Tech. Univ. Łódź, POLAND)</i>	
EPICS-based Visualisation and Control in DAQ Systems	180
<i>P. PRĘDKI, A. PIOTROWSKI, M. ORLIKOWSKI, T. KOZAK, G. JABŁOŃSKI, D. MAKOWSKI, A. NAPIERALSKI (Tech. Univ. Łódź, POLAND)</i>	

Low Phase Noise PLL Based LO Generation Module for Femtosecond Precision RF Field Detection	184
<i>Ł. ZEMBALA, K. CZUBA (Warsaw Univ. of Techn., POLAND), M. HOFFMANN, F. LUDWIG, H.-C. WEDDIG (DESY, GERMANY), M. ŻUKOCIŃSKI (Warsaw Univ. of Techn., POLAND)</i>	
Performance Optimisation in Software for Data Acquisition Systems	189
<i>A. PIOTROWSKI, M. ORLIKOWSKI, T. KOZAK, P. PRĘDKI, G. JABŁOŃSKI, D. MAKOWSKI, A. NAPIERALSKI (Tech. Univ. Łódź, POLAND)</i>	

1 Design of Integrated Circuits and Microsystems

A 10-bit 3MS/s Low-power Charge Redistribution ADC in 180nm CMOS for Neural Application	197
<i>P. OTFINOWSKI, P. GRYBOS, R. KLECZEK (AGH Univ. of Science and Techn., POLAND)</i>	
A Flexible Winner Takes All Neural Network with the Conscience Mechanism Realized on Microcontrollers	201
<i>T. TALAŚKA (Univ. of Techn. and Life Sciences, POLAND), P. PRZEDWOJSKI (Tieto Poland Sp. z o.o., POLAND), R. DŁUGOSZ (Univ. of Techn. and Life Sciences, POLAND and CMOS Emerging Technologies Inc., CANADA)</i>	
A High-performance VLSI Architecture of 2D DWT Processor for JPEG2000 Encoder	206
<i>M. STAWORKO (Warsaw Univ. of Techn. and Evatronix, POLAND), D. MODRZYK (Evatronix, POLAND)</i>	
A New Resistor-less Current-mode Sinusoidal Quadrature Oscillator Using CCClls	212
<i>S.N. SONGKLA, W. JAIKLA (Suan Sunandha Rajabhat Univ., THAILAND), B. SREEWIROTE (Thonburi University, THAILAND)</i>	
A Polyphase Comb Filter Using Interlaying Multiplexers for High-Speed Single-Bit Sigma-Delta Modulators	216
<i>S. ABDOLLAHVAND, J. GOES, N. PAULINO, B. NOWACKI, L. GOMES (UNINOVA, PORTUGAL)</i>	
A Self-Biased Ring Oscillator with Quadrature Outputs Operating at 600 MHz in 130nm CMOS Technology	221
<i>A. SILVA, D. CAVALHEIRO, S. ABDOLLAHVAND (Univ. Nova Lisboa, PORTUGAL), L. OLIVEIRA (CTS-UNINOVA, PORTUGAL), M. FIGUEIREDO, J. GOES (Univ. Nova Lisboa, PORTUGAL)</i>	
A Simplified Design of a MOSFET-only Wideband Gilbert Cell	225
<i>E. ORTIGUEIRA, I. BASTOS (Univ. Nova Lisboa, PORTUGAL), L. OLIVEIRA (CTS-UNINOVA, PORTUGAL), J. OLIVEIRA, J. GOES (Univ. Nova Lisboa, PORTUGAL)</i>	
A Voltage Reference with On-Chip Trimmable Temperature Coefficient and Offset Voltage	231
<i>D. GRUBER, G. HILBER, T. OSTERMANN (Johannes Kepler Univ. Linz, AUSTRIA)</i>	
Adjustable Trapezoidal Waveform Generator with Edge-Rounding Ability	237
<i>M. JANKOWSKI, G. JABŁOŃSKI (Tech. Univ. Łódź, POLAND)</i>	
An Application of a N-P Switch for a Construction of Current-mode Gates	243
<i>R. ŁUCZAK (Tech. Univ. Koszalin, POLAND)</i>	
An Automatically Generated VHDL-Code of a Delta-Sigma-Modulator	248
<i>R. SPILKA, W. LINKESCH, T. OSTERMANN (Johannes Kepler Univ. Linz, AUSTRIA)</i>	
An Effective SAT-Solving Mechanism with Backtrack Controlled by FDL	252
<i>A. PUŁKA (Silesian Univ. of Techn., POLAND)</i>	
An FPGA Implementation of the Asynchronous Programmable Neighborhood Mechanism for WTM Self-Organizing Map	258
<i>R. DŁUGOSZ, M. KOLASA (Univ. of Techn. and Life Sciences, POLAND), M. SZULC (Poznań Univ. of Techn., POLAND)</i>	
An Open-loop Clock Generator for Fast Frequency Scaling in 65nm CMOS Technology	264
<i>S. HÖPPNER, S. HENKER, H. EISENREICH, R. SCHÜFFNY (Tech. Univ. Dresden, GERMANY)</i>	
Analog Filters for Audio Frequency Range Based on Current Starved CMOS Inverter	270
<i>W. MACHOWSKI, J. GODEK (AGH Univ. of Science and Techn., POLAND)</i>	
Analysis and the Design of a First - Order $\Delta\Sigma$ Modulator Using Very Incomplete Settling	274
<i>B. NOWACKI, N. PAULINO, J. GOES (UNINOVA, PORTUGAL)</i>	



A New Resistor-less Current-mode Sinusoidal Quadrature Oscillator Using CCCII

Supayotin Na Songkla, Winai Jaikla

Department of Electronic Technology
Faculty of Industrial Technology
Suan Sunandha Rajabhat University
Bangkok, Thailand, 10300
n_songkla@hotmail.com, winai.ja@hotmail.com

Bancha Sreewirote

Department of Electrical Engineering
Faculty of Engineering
Thonburi University
Bangkok, Thailand, 10160
sr_bancha@hotmail.com

Abstract—A current-mode quadrature oscillator using second generation current controlled current conveyors (CCCII) as active element is given. The oscillator has high output impedance, employs two grounded capacitors, one electronic resistor and has electronic and independent control on oscillation condition and on oscillation frequency. The proposed circuit is suitable for integrated circuit (IC) architecture. PSpice simulation result is included to demonstrate the practicality of the oscillator circuit.

Index Terms— Quadrature oscillator, CCCII, Current-mode.

I. INTRODUCTION

The quadrature oscillator, which provides 2 sine waves with 90 degree phase difference, are important in electrical and electronic applications, for example in telecommunications for quadrature mixers and single-sideband generators or for measurement purposes in vector generators or selective voltmeters [1]. Recently, current-mode circuits have been receiving considerable attention of due to their potential advantages such as inherently wide bandwidth, higher slew-rate, greater linearity, wider dynamic range, simple circuitry and low power consumption [2]. The literature surveys show that a lot of attention has thus been given to oscillators utilizing the different high-performance active building blocks, such as, Four-Terminal Floating Nullors (FTFN) [3-4], current conveyors [5], OTAs [6-7], current follower [8-9], differencing voltage current conveyor (DVCCs) [10], current controlled current differencing buffered amplifiers (CCCDBAs) [11], current controlled current differencing transconductance amplifiers (CCCDTAs) [12-13] and fully-differential second-generation current conveyor (FDCCII) [14], have been reported. Unfortunately, these reported circuits suffer from one or more of following weaknesses:

- Excessive use of the passive elements, especially external resistors [3-4, 5, 10].
- Lack of electronic adjustability [3-4, 5, 8-9, 10].
- Output impedances are not high [5, 8-14].
- Use of a floating capacitor, which is not convenient to further fabricate in IC [10].

- The oscillation condition and oscillation frequency cannot be independently controllable [6, 8-9].

The CCII is a reported active component, especially suitable for a class of analog signal processing [15]. The fact that the device can operate in both current and voltage-modes, provides flexibility and enables a variety of circuit designs. In addition, it can offer advantageous features such as high-slew rate, higher speed, wide bandwidth and simple implementation [15-16]. However, the CCII can not control the parasitic resistance at X (Rx) port so when it is used in some circuits, it must unavoidably require some external passive components, especially the resistors. This makes it not appropriate for IC implementation due to occupying more chip area, high power dissipation and without electronic controllability. On the other hand, the introduced second-generation current-controlled conveyor (CCCII) [17] has the advantage of electronic adjustability over the CCII. Also, the use of dual-output current conveyors is found to be useful in the derivation of current-mode single input three output filters using a reduced number of active components [18-19].

The authors in this paper propose a novel current-mode quadrature oscillator using CCCII that overcomes all the aforementioned drawbacks. The proposed circuit provides the following advantageous features:

- Availability of quadrature explicit-current-outputs (ECOs) from high-output impedance terminals. The ECOs can also be flown into external loads to give quadrature voltage outputs. ECOs also facilitate cascading with other current-mode circuits without requiring the use of external current-followers.
- The proposed circuit employs only grounded capacitors and which is advantageous from the point of view of integrated circuit implementation as grounded capacitor circuits can compensate for the stray capacitances at their nodes.
- The circuit is governed by independent oscillation conditions and oscillation frequencies tuning laws. The tuning laws are completely decoupled and none of the term appearing in the oscillation conditions is

present in the oscillation frequencies and vice versa. This enables non-interactive dual-current control for both the oscillation conditions and the oscillation frequencies. Thus, the circuit can be used as electronically-controlled variable frequency oscillator.

II. THEORY AND PRINCIPLE

A. Basic Concept of CCCII

Since the proposed circuit is based on the CCCII, a brief review of CCCII is given in this section. The characteristics of the ideal CCCII are represented by the following hybrid matrix:

$$\begin{bmatrix} I_y \\ V_x \\ I_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & R_x & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ I_x \\ V_z \end{bmatrix}. \quad (1)$$

If the CCCII is realized using CMOS technology, R_x can be respectively written as

$$R_x = \sqrt{\frac{1}{kI_B}}; k = 8\mu_n C_m \left(\frac{W}{L}\right)_{10-11} = 8\mu_n C_m \left(\frac{W}{L}\right)_{12-13}. \quad (2)$$

Here k is the physical transconductance parameter of the MOS transistor. I_B is the bias current used to control the intrinsic resistance at x port. In general, CCCII can contain an arbitrary number of z terminals; provide both directions of currents I_z . As an example, the symbol and the equivalent circuit of the CCCII with a pair of z^+ and z^- terminals are illustrated in Fig. 1(a) and (b), respectively. The internal construction of CMOS CCCII is shown in Fig. 2.




Figure 1. CCCII (a) Symbol (b) Equivalent circuit

B. Proposed Current-Mode Quadrature Oscillator

The proposed current-mode oscillator circuit is shown in Fig. 3. It is seen that proposed circuit consists of 3 CCCII, 2 grounded capacitors and 1 electronic resistor (R_k) which is easy to fabricate. The transresistance of the electronic resistor circuit can be expressed as [20]

$$R_k = \frac{V_{in}}{I_{in}} = \frac{L}{2\mu C_{ox}W(V_{DD} - V_T)}, \quad (3)$$

where V_T denotes the threshold voltage.




Figure 2. Schematic of the CMOS CCCII




Figure 3. Proposed current-mode quadrature oscillator

Using routine circuit analysis, the characteristic equation can be found as

$$s^2 C_1 C_2 R_{x1} R_{x2} + s C_2 (R_k - R_{x3}) + 1 = 0. \quad (4)$$

From Eq. (4), it can be seen that the proposed circuit can produce oscillations if the condition of oscillation is fulfilled:

$$R_k \leq R_{x3}. \quad (5)$$

If the above condition of oscillation is satisfied the circuit produces oscillations with frequency of

$$\omega_{osc} = \sqrt{\frac{1}{R_{x1} R_{x2} C_1 C_2}}. \quad (6)$$

From Eqs. (5) and (6), if the parasitic resistance is controlled by input bias current as shown in Eq. (2), it can be seen that the condition of oscillation can be adjusted independently from the frequency of oscillation by varying I_{B3} and R_{x2} while the frequency of oscillation can be adjusted by I_{B1} and I_{B2} . Thus both condition of oscillation and frequency of oscillation have dual-current control for tuning. From circuit in Fig. 3, the relationship between the explicit-current-outputs can be found as

$$\frac{I_{O2}(s)}{I_{O1}(s)} = \frac{1}{sR_{x2}C_2}. \quad (7)$$

For sinusoidal steady state, Eq. (7) becomes

$$\frac{I_{O2}(j\omega_{osc})}{I_{O1}(j\omega_{osc})} = \frac{1}{\omega_{osc}R_{x2}C_2} e^{-j90^\circ}. \quad (8)$$

It is evident from (8) that all the explicit-current-outputs are shifted by 90° from each other and thus the oscillator can be used as quadrature oscillator.

III. RESULTS OF COMPUTER SIMULATION

The working of the proposed circuit has been verified using PSpice simulation program. The PMOS and NMOS transistors have been simulated by respectively using the parameters of a $0.25\mu\text{m}$ TSMC CMOS technology [21]. The aspect ratios of PMOS and NMOS transistor are listed in Table 1. Fig. 2 depicts schematic description of the CCCII used in the simulations. The circuit was biased with $\pm 1.25\text{V}$ supply voltages, $C=200\text{pF}$, $I_{B1}=I_{B2}=100\mu\text{A}$ and $I_{B3}=60\mu\text{A}$. Fig. 4 show simulated quadrature output waveforms, I_{O1} and I_{O2} and 1.25MHz .

TABLE I. DIMENSIONS OF THE TRANSISTORS

Transistor	W (μm)	L (μm)
M1-M9	5	0.5
M10-M11	16	0.25
M12-M13	8	0.25
M14-M21	15	0.5
MR1-MR2	3.8	0.5




Figure 4. Current outputs of the proposed oscillator

Fig. 5 shows the simulated output spectrum, where the total harmonic distortion (THD) is about 1.243%. The quadrature

relationships between the generated waveforms have been verified using Lissagous figure and shown in Fig. 6. The quadrature phase error is less than 3%. The electronic tuning of the oscillation frequency with the bias current I_B ($I_{B1}=I_{B2}=I_B$) for different capacitor values ($C_1=C_2=C$) is shown in Fig. 7.




Figure 5. Spectrum of signal in Fig. 4




Figure 6. Lissagous figure




Figure 7. Simulated oscillation frequency versus I_B for different capacitances C .

IV. CONCLUSIONS

An electronically tunable current-mode quadrature oscillator based on CCCIs has been presented. The features of the proposed circuit are that: oscillation frequency and oscillation condition can be electronically/independently tuned; the proposed oscillator consists of merely 3 CCCIs, 1 electronic resistor and 2 grounded capacitors, non-interactive dual-current control of both the condition of oscillation and frequency of oscillation and availability of four quadrature explicit-current-outputs from high-output impedance terminals. PSpice simulation results agree well with the theoretical anticipation.

ACKNOWLEDGMENT

The authors would like to thank Assoc. Prof. Dr. Montree Siripruchyanun, Department of Teacher Training in Electrical Engineering, Faculty of Technical Education, King Mongkut's University of Technology North Bangkok and Mr. Abhirup Lahiri, Division of Electronics and Communications, Netaji Subhas Institute of Technology for their support and guidance.

REFERENCES

- [1] I. A. Khan and S. Khawaja, "An integrable gm-C quadrature oscillator," *Int. J. Electronics*, vol. 87, no. 1, pp.1353-1357, 2000.
- [2] C. Toumazou, F.J. Lidgley and D.G. Haigh, "Analogue IC design: the current-mode approach," Peter Peregrinus, London, 1990.
- [3] M. T. Abuelma'atti and H. A. Al-Zaher, "Current-mode sinusoidal oscillators using single FTFN," *IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Proc.*, vol. 46, pp. 69-74, 1999.
- [4] U. Cam, A. Toker, O. Cicekoglu, and H. Kuntman, "Current-mode high output impedance sinusoidal oscillator configuration employing single FTFN," *Analog Integrated Circuits and Signal Proc.*, vol. 24, pp. 231-238, 2000.
- [5] M. T. Abuelma'atti and A.A. Al-Ghumaiz, "Novel CCI-based single-element-controlled oscillators employing grounded resistors and capacitors," *IEEE Trans. on Circuits and Systems-I: Fundamental Theory and Applications*, vol. 43, pp. 153-155, 1996.
- [6] S. Minaei and O. Cicekoglu, "New current-mode integrator, all-pass section and quadrature oscillator using only active elements," *1st IEEE Int'l Conf. Circuits and Systems for Communications*, vol. 26-28, pp.70-73, 2002.
- [7] K. Kumwachara and W. Surakamponorn, "An integrable temperature-insensitive gm-RC quadrature oscillator," *Int. J. Electronics*, vol. 90, no. 1, pp.599-605, 2003.
- [8] J. J. Chen, C.C. Chen, H.W. Tsao, and S.I. Liu, "Current-mode oscillators using single current follower," *Electronics Letters*, vol. 27, pp. 2056-2059, 1991.
- [9] M.T. Abuelma'atti, "Grounded capacitor current-mode oscillator using single current follower," *IEEE Trans. Circuits and Systems-I: Fundamental Theory and Applications*, vol. 39, pp. 1018-1020, 1992.
- [10] J. W. Homg, "Current-mode quadrature oscillator with grounded capacitors and resistors using two DVCCs," *IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences*, vol. E86-A, pp. 2152-2154, 2003.
- [11] W. Jaikla and M. Siripruchyanun, "A Versatile quadrature oscillator and universal biquad filter using CCDBAs," *Proceedings of ECTI con 2006, Ubon-ratchathani, Thailand*, pp.501-504, May 2006.
- [12] W. Jaikla and M. Siripruchyanun, "A versatile quadrature oscillator and universal biquad filter using dual-output current controlled current differencing transconductance amplifier," *Proceedings of The International Symposium on Communications and Information Technologies 2006 (ISCIT 2006), Bangkok, Thailand*, pp. 1072-1075, 2006.
- [13] W. Jaikla and M. Siripruchyanun, "CCCDTAs-based versatile quadrature oscillator and universal biquad filter," *The Proceedings of ECTI con 2007, Chiang Rai, Thailand*, pp. 1065-1068, 2007.
- [14] J. W. Homg, C. L. Hou, C. M. Chang, H. P. Chou, C. T. Lin and Y. H. Wen, "Quadrature oscillators with grounded capacitors and resistors using FDCCIIs," *ETRI Journal*, vol. 28, pp. 486-494, 2006.
- [15] K. C. Smith and A. Sedra, "The current conveyor-a new circuit building block," *IEEE Proc.* 56, 1368-1369, 1968..
- [16] A. Sedra and K. C. Smith, K. "A second-generation current conveyor and its applications. *IEEE Trans. Circuit Theory*, 17, 132-134, 1970.
- [17] A. Fabre, O. Saaid, F. Wiest and C. Boucheron, "Current controllable bandpass filter based on translinear conveyors," *Electron. Lett.* 31, 1727-1728, 1995.
- [18] K. Ikeda and Y. Tomita, "Realization of current-mode biquadratic filter using CCHs with current followers," *Electronics and Communications in Japan*. 77, 99-107, 1994.
- [19] A. M. Soliman, "New current mode filters using current conveyors," *Int. J. Electron. Commun. (AEU)*, 51, 275-278, 1997.
- [20] Z. Wang, "2-MOSFET transresistor with extremely low distortion for output reaching supply voltages," *Electronics Letters*, vol. 26, p. 951-952, 1990.
- [21] P. Prommee, K. Angkeaw, M. Somdunyanok, K. Dejjan, "CMOS-based near zero-offset multiple inputs max-min circuits and its applications," *Analog Integr. Circuits Signal Process.* 61, 93-105, 2009.

ประวัติผู้เขียน

ชื่อ ดร. ศุภโยธิน ณ สงขลา

ประวัติการศึกษา

วิทยาศาสตร์บัณฑิต (อิเล็กทรอนิกส์) มหาวิทยาลัยราชภัฏจันทรเกษม

วิทยาศาสตรมหาบัณฑิต (โทรคมนาคมและเครือข่ายคอมพิวเตอร์) มหาวิทยาลัยรังสิต

ปริญญาเอก (การจัดการเทคโนโลยี) มหาวิทยาลัยราชภัฏพระนคร

ตำแหน่งและสถานที่ทำงานปัจจุบัน

อาจารย์ประจำสาขาเทคโนโลยีอิเล็กทรอนิกส์ คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏสวนสุนันทา

ประสบการณ์ทำงาน

1. ประธานศูนย์การศึกษาจังหวัดสุพรรณบุรี
2. รองผู้อำนวยการสำนักเทคโนโลยีสารสนเทศ ทางด้านพื้นฐานโครงสร้างระบบไอที
3. หัวหน้าฝ่ายการตลาดบริษัท jbiz.com ทางด้านไอที
4. เจ้าหน้าที่คอมพิวเตอร์ สำนักงานสถิติแห่งชาติ
5. อาจารย์ประจำโปรแกรมอิเล็กทรอนิกส์
6. กรรมการสภาคณาจารย์ประจำคณะเทคโนโลยีอุตสาหกรรม