

สารบัญภาพ

ภาพที่		หน้า
1	องค์ประกอบของระบบตรวจสอบลายนิ้วมืออัตโนมัติ	5
2	หลักการทำงานของระบบตรวจสอบลายนิ้วมืออัตโนมัติ	6
3	ความสัมพันธ์ระหว่างค่า FAR และ FRR ต่อค่าระดับขีดเริ่มเปลี่ยน	7
4	การประยุกต์ใช้งานของระบบตรวจสอบลายนิ้วมืออัตโนมัติ	9
5	การใช้งานเซนเซอร์ลายนิ้วมือร่วมกับอุปกรณ์อิเล็กทรอนิกส์ต่างๆ	9
6	ผลิตภัณฑ์ตรวจพิสูจน์ลายนิ้วมืออัตโนมัติที่มีจำหน่ายในประเทศไทย	10
7	ลายนิ้วมือที่มีปัญหาเกี่ยวกับเซนเซอร์ในปัจจุบัน	12
8	การเปรียบเทียบความเร็วตัวประมวลผลสัญญาณแบบจุลลอยตัวของ BDTImark2000	22
9	การเปรียบเทียบความเร็วตัวประมวลผลสัญญาณแบบจุลลอยตัวของ BDTImark2000	22
10	ส่วนประกอบของซอฟต์แวร์ระบบฝังตัว	23
11	ส่วนประกอบต่างๆของไบออสบนตัวประมวลผลสัญญาณดิจิทัล	25
12	ขั้นตอนการออกแบบและพัฒนาฮาร์ดแวร์ต้นแบบ	30
13	ส่วนประกอบต่างๆของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	32
14	การเชื่อมต่อระหว่างอุปกรณ์ภายนอกกับฮาร์ดแวร์ประมวลผลสัญญาณ ดิจิทัล	33
15	แผนผังหน่วยความจำของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	37
16	สถาปัตยกรรมภายในของตัวประมวลผล TMS320C6713 DSP	39
17	การเชื่อมต่อ SDRAM ทางฮาร์ดแวร์ของ DSP รุ่น C6x ผ่านทาง EMIF	41
18	การเชื่อมต่อหน่วยความจำแฟลชทางฮาร์ดแวร์ของ DSP รุ่น C6x ผ่านทาง EMIF	42
19	สถาปัตยกรรมภายในของวงจรรวม XC95144XL CPLD	44
20	การเชื่อมต่อทางฮาร์ดแวร์ของวงจรรวมคุมแรงดันสองค่า TPS70302	45
21	การเชื่อมต่อทางฮาร์ดแวร์ของตัวรับส่ง RS232 โดยใช้วงจรรวม MAX3232	45
22	สถาปัตยกรรมภายในของวงจรรวมฐานเวลาจริง DS1338C	46
23	การเชื่อมต่อทางฮาร์ดแวร์ของวงจรรวมฐานเวลาจริง DS1338C	47

สารบัญภาพ (ต่อ)

ภาพที่		หน้า
24	โครงสร้างภายในของวงจรรวม SN74LVTH2245 / SN74LVTH162245	49
25	โครงสร้างภายในของวงจรรวม SN74LVTH125	50
26	องค์ประกอบต่างๆของระบบตรวจสอบลายนิ้วมือ	51
27	โครงสร้างของฮาร์ดแวร์ที่ตรวจสอบลายนิ้วมือ	53
28	สถาปัตยกรรมภายในของวงจรรวมรับภาพลายนิ้วมือ	55
29	การต่อวงจรกำเนิดความถี่แบบ Astable	56
30	การต่อวงจรเอกเสถียร (Monostable)	57
31	แผนภาพเวลาของวงจรเอกเสถียร (Monostable)	57
32	การต่อวงจรตรวจสอบพัลส์	58
33	แผนภาพเวลาของวงจรตรวจสอบพัลส์	58
34	การทำงานของฮาร์ดแวร์เป็นพินพ์และแสดงผล	60
35	ส่วนประกอบต่างๆของฮาร์ดแวร์เป็นพินพ์และแสดงผล	60
36	สถาปัตยกรรมภายในของตัวประมวลผล AT89C51RC	62
37	โครงสร้างภายในของวงจรรวม DS1232LP	63
38	การเชื่อมต่อทางฮาร์ดแวร์ของวงจรรวม DS1232LP	63
39	แอลซีดีโมดูลและการเชื่อมต่อ	64
40	แผนภาพเวลาในการอ่านค่าจากแอลซีดี	65
41	โครงสร้างทางฮาร์ดแวร์ของแผงวงจรพินพ์	66
42	โครงสร้างภายในของวงจรรวม MAX3100	67
43	แผนภาพเวลาของวงจรรวม MAX3100	68
44	โครงสร้างภายในของวงจรรวม TSOP4838	69
45	การเชื่อมต่อทางฮาร์ดแวร์ของวงจรรวม TSOP4838	70
46	วงจรสำหรับมอดูลภาคส่งของวงจรรวม TSOP4838	70
47	การเชื่อมต่อมอดูลอินฟราเรดกับไมโครคอนโทรลเลอร์	71
48	การทำงานของมอดูลอินฟราเรด	71
49	การทำงานของฮาร์ดแวร์ควบคุมการเปิดปิดประตู	73
50	ส่วนประกอบต่างๆของฮาร์ดแวร์ควบคุมการเปิดปิดประตู	73

สารบัญภาพ (ต่อ)

ภาพที่		หน้า
51	สถาปัตยกรรมภายในของตัวประมวลผล AT89C4051	75
52	การเชื่อมต่อทางฮาร์ดแวร์กับตัวล็อกแม่เหล็กไฟฟ้า	76
53	การสร้างซีเควนซ์ของ PN-Code	76
54	โครงสร้างการเชื่อมต่อของฮาร์ดแวร์เชื่อมต่อเครือข่าย	78
55	ส่วนประกอบต่างๆของฮาร์ดแวร์เชื่อมต่อเครือข่าย	78
56	สถาปัตยกรรมภายในของวงจรรวม IP2022	79
57	ความแตกต่างของสายแถบแคบ (Stripline) และไมโครสตริป (Microstrip).....	81
58	รูปแบบที่ 1 ของการจัดวางแผงวงจรแบบ 6 ระดับชั้น	84
59	รูปแบบที่ 2 ของการจัดวางแผงวงจรแบบ 6 ระดับชั้น	84
60	การจัดวางอุปกรณ์แบบแพร่กระจายตามแนวรัศมี	85
61	โมเดลของสายส่งสัญญาณ	85
62	วงจรการส่งผ่านสัญญาณนาฬิกาความถี่สูง	86
63	การตอบสนองชั่วครู่ของสัญญาณนาฬิกาความถี่สูง	87
64	การเพิ่มโหลดอย่างสมบูรณ์แบบ	87
65	วิธีการเพิ่มโหลดแบบต่างๆ	88
66	ค่าพารามิเตอร์ต่างๆในการจำลองสัญญาณด้วยโปรแกรม HyperLynx	89
67	การจำลองเส้นทางการส่งผ่านสัญญาณด้วยโปรแกรม HyperLynx	89
68	ผลการจำลองสัญญาณความถี่สูงด้วยโปรแกรม HyperLynx	90
69	การไหลของกระแสย้อนกลับ	91
70	การเชื่อมต่อตัวเก็บประจุแบบสทิตซ์ระหว่างรอยแยกของระนาบอ้างอิง	92
71	การเปลี่ยนระดับชั้นของสายส่งสัญญาณผ่านรูทะลุผ่านชั้น (Via)	92
72	ทางเดินของกระแสน้ำย้อนกลับเมื่อเปลี่ยนระนาบอ้างอิง	93
73	วิธีทางเดินของกระแสน้ำย้อนกลับเมื่อเปลี่ยนระนาบอ้างอิง	93
74	แผนภาพการวางตำแหน่งตัวเก็บประจุแบบดีคัปปลิง	95
75	องค์ประกอบการทำงานของโปรแกรม Code Composer Studio	97
76	ขั้นตอนการทดสอบฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	98

สารบัญภาพ (ต่อ)

ภาพที่		หน้า
77	แผนภาพเวลาในการรีเซตของ TPS70302	98
78	โครงสร้างภายในของการสร้างสัญญาณนาฬิกาและ PLL	99
79	การต่อวงจรออสซิลเลเตอร์	99
80	โปรแกรมตัวอย่างของการควบคุม PLL	101
81	การเชื่อมต่อทางฮาร์ดแวร์ของตัวจำลองการทำงานจริง (JTAG Emulator) ...	102
82	แผนภาพเวลาของตัวจำลองการทำงานจริง (JTAG Emulator)	103
83	แผนภาพของมอดูล EMIF	104
84	รีจิสเตอร์ CEx Space Control สำหรับ EMIF	105
85	แผนภาพเวลาในการอ่านข้อมูลแบบไม่เข้าจังหวะบน TMS320C6713 DSP	106
86	แผนภาพเวลาในการเขียนข้อมูลแบบไม่เข้าจังหวะบน TMS320C6713 DSP	107
87	รีจิสเตอร์ SDRAM Control สำหรับมอดูล EMIF	108
88	รีจิสเตอร์ SDRAM Timing สำหรับมอดูล EMIF	108
89	รีจิสเตอร์ SDRAM Extension สำหรับมอดูล EMIF	108
90	แผนภาพเวลาในการอ่านข้อมูลแบบเข้าจังหวะบน TMS320C6713 DSP.....	110
91	แผนภาพเวลาในการเขียนข้อมูลแบบเข้าจังหวะบน TMS320C6713 DSP ...	111
92	ขั้นตอนการทดสอบหน่วยความจำ SDRAM	113
93	การทำงานของโปรแกรมนำระบบปฏิบัติการสู่หน่วยความจำระดับสอง	118
94	ตัวอย่างโปรแกรมนำระบบปฏิบัติการสู่หน่วยความจำระดับสอง	120
95	ขั้นตอนการโปรแกรมหน่วยความจำแฟลช	121
96	การกำหนดค่าควบคุมต่างๆในไฟล์คำสั่ง	121
97	การแปลงไฟล์จาก COFF (.out) ให้เป็น ASCII Hexadecimal (.hex)	122
98	การดูข้อมูลในหน่วยความจำแบบแฟลช	123
99	หน้าต่างของเครื่องมือโปรแกรมหน่วยความจำแฟลช	124
100	แผนภาพเวลาในการอ่านข้อมูลของตัวกราดตรวจลายนิ้วมือ (MBF200)	125
101	แผนภาพเวลาในการเขียนข้อมูลของตัวกราดตรวจลายนิ้วมือ (MBF200)	125
102	ขั้นตอนการทดสอบการทำงานของตัวกราดตรวจลายนิ้วมือ	126
103	แผนภาพของมอดูล McBSP	128

สารบัญภาพ (ต่อ)

ภาพที่		หน้า
104	การเชื่อมต่อระหว่างมอดูล McBSP กับอุปกรณ์ UART	129
105	รีจิสเตอร์ควบคุมขาอินพุต-เอาต์พุตของมอดูล McBSP	131
106	การเชื่อมต่อของระบบตรวจสอบลายนิ้วมือ	132
107	การใช้งานระบบตรวจสอบลายนิ้วมืออัตโนมัติ	133
108	ฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	133
109	ฮาร์ดแวร์ควบคุมเป็นพิกซ์แสดงผล	134
110	ฮาร์ดแวร์ควบคุมการเปิดปิดประตู	134
111	ฮาร์ดแวร์เชื่อมต่อเครือข่าย	135
112	ฮาร์ดแวร์เกรดตรวจสอบลายนิ้วมือ	135
113	ระบบฮาร์ดแวร์ตรวจสอบลายนิ้วมือรุ่นใหม่	141
ภาพผนวกที่		
1	ตัวประมวลผล TMS320C6713 DSP	150
2	วงจรกำลังไฟฟ้าและการดีคัปปลิง	151
3	โปรแกรมลอจิก XC95144XL CPLD	152
4	หน่วยความจำแรม SDRAM 32×4 Mbits	153
5	หน่วยความจำรอม FLASH 16×1 Mbits	154
6	ตัวคุมค่าแรงดันไฟฟ้า TPS70302	155
7	ไอซีสร้างฐานเวลาจริง DS1338C	156
8	ไอซีรับส่งสัญญาณอนุกรม MAX3232	157
9	ตัวรับส่งสัญญาณอนุกรมสำหรับโมดูล McBSP	158
10	ตัวรับส่งสัญญาณสำหรับโมดูล EMIF	159
11	พอร์ตเชื่อมต่อ JTAG สำหรับการแก้จุดบกพร่อง (Debug) DSP	160
12	พอร์ตเชื่อมต่อฮาร์ดแวร์เกรดตรวจสอบลายนิ้วมือ	161
13	พอร์ตเชื่อมต่อฮาร์ดแวร์เชื่อมต่อเครือข่าย LAN	162
14	พอร์ตเชื่อมต่ออุปกรณ์แบบอนุกรม RS232	163
15	พอร์ตเชื่อมต่อสำหรับแอลซีดี (LCD)	164

สารบัญภาพ (ต่อ)

ภาพผนวกที่	หน้า
16 พอร์ตเชื่อมต่อสำหรับแผงแป้นพิมพ์ (Keypad)	165
17 พอร์ตเชื่อมต่อสำหรับการขยายแผงวงจร	166
18 การวางอุปกรณ์ด้านบน (Top Layer) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	168
19 การวางอุปกรณ์ด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	168
20 ลายวงจรด้านบน (Top Layer) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	169
21 ลายวงจรระนาบดิน (Ground Plane) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	169
22 ลายวงจรชั้นกลางที่ 1 (Mid Layer 1) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	170
23 ลายวงจรชั้นกลางที่ 2 (Mid Layer 2) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	170
24 ลายวงจรระนาบกำลัง (Power Plane) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	171
25 ลายวงจรด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ประมวลผลสัญญาณดิจิทัล	171
26 วงจรการเชื่อมต่อของวงจรรวมรับภาพลายนิ้วมือ	173
27 วงจรภาคส่งของอินฟราเรดมอดูล	173
28 วงจรภาครับของอินฟราเรดมอดูล	174
29 พอร์ตเชื่อมต่ออุปกรณ์ของฮาร์ดแวร์ตรวจสอบลายนิ้วมือ	174
30 การวางอุปกรณ์ด้านบน (Top Layer) ของฮาร์ดแวร์ตรวจสอบลายนิ้วมือ	176
31 การวางอุปกรณ์ด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ตรวจสอบลายนิ้วมือ	176
32 ลายวงจรด้านบน (Top Layer) ของฮาร์ดแวร์ตรวจสอบลายนิ้วมือ	177
33 ลายวงจรด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ตรวจสอบลายนิ้วมือ	177
34 แผนภาพวงจรของฮาร์ดแวร์แป้นพิมพ์และแสดงผล	179
35 การวางอุปกรณ์ด้านบน (Top Layer) ของฮาร์ดแวร์แป้นพิมพ์และแสดงผล	181

สารบัญภาพ (ต่อ)

ภาพผนวกที่	หน้า
36 การวางอุปกรณ์ด้านล่าง (Bottom Layer) ของฮาร์ดแวร์เป็นพิมพ์และ แสดงผล	181
37 ลายวงจรด้านบน (Top Layer) ของฮาร์ดแวร์เป็นพิมพ์และแสดงผล	182
38 ลายวงจรด้านล่าง (Bottom Layer) ของฮาร์ดแวร์เป็นพิมพ์และแสดงผล	182
39 แผนภาพวงจรของฮาร์ดแวร์ควบคุมการเปิดปิดประตู	184
40 การวางอุปกรณ์ด้านบน (Top Layer) ของฮาร์ดแวร์ควบคุมการเปิดปิด ประตู	186
41 การวางอุปกรณ์ด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ควบคุมการเปิดปิด ประตู	186
42 ลายวงจรด้านบน (Top Layer) ของฮาร์ดแวร์ควบคุมการเปิดปิดประตู	187
43 ลายวงจรด้านล่าง (Bottom Layer) ของฮาร์ดแวร์ควบคุมการเปิดปิดประตู ..	187